- 博客(2)
- 收藏
- 关注
RSS订阅原创 高云FPGA 伪双端口RAM学习及使用
根据时序图可以看出，写入端口A和读出端口B在写入或读出数据时都需要在发送地址前一个时钟拉高使能CEA或CEB，在写入端口中，地址和数据需要同时给，但是在读端口中，发送一个地址后，数据需要在下一个时钟才会输出。，在M3 AHB通信中，rd_en信号会反复拉高512次直到将数据全部读出，因此在这个读取操作中rd_en会循环拉高512次，以模拟M3内核的通信操作，当写入完成信号。，只保持一个时钟周期，当CEB拉高后即表示当前地址数据已经读出，所以在下一个时钟周期给地址加1，以读取下一个数据。
2024-10-18 12:07:32
783
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人