基于OR1200开源软核处理器的简单SoC系统设计,FPGA与仿真实现，UART、GPIO、定时器等外设，基于wishbone总线

最新推荐文章于 2024-04-30 12:37:57 发布
最新推荐文章于 2024-04-30 12:37:57 发布
阅读量294 收藏
点赞数
文章标签： fpga开发 开源 单片机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48984764/article/details/129971021
版权

概论

SoC是在单个芯片上集成数字、模拟电路、CPU、DSP等各种模块，实现一个系统的功能，集成度高、可靠性好、成本低。本设计为一个基于OR1200的系统设计，各模块之间采用wishbone总线连接，所使用的主要模块有GPIO、on chip memory、PLL、定时器模块（PTC）、串口（uart16550）、外部中断模块。系统软件实现的功能为通过按键控制LED灯，通过中断，在中断服务函数中通过串口发送数据，通过定时器产生一个PWM波，来调节LED灯的亮度。

系统源码 qq 3270516346

文章目录

一、系统总体功能概述

1、系统硬件模块

① OR1200处理器
② wishbone总线
③ 定时/计数器模块（PTC）
④ 串口模块（UART）
⑤ 锁相环模块（PLL）
⑥ GPIO接口模块
⑦ 片上存储器模块（on chip memory）

2、各模块连接

在这里插入图片描述

3、系统总体功能

将GPIO配置为双向端口，将GPIO的低8位定义为输出，并连接到LED灯上，高八位定义为输入并连接到按键上，通过按键控制LED的亮灭。启用外部中断，当输入为上升沿时触发中断，在中断服务函数中，通过串口向终端发送数据。启用定时器，使用定时器产生PWM波，将定时器PWM的输出连接到LED上，控制LED的亮度。通过PLL模块来调节系统时钟频率为２５MHｚ。

二、最小系统模块设计

1、OR1200

1、OR1200是OR1000的一种实现，源于OpenRISC项目，免费开源。
2、OR1200采用数据和指令分离的哈佛体系结构，为32位RISC处理器，所以OR1200占用两个主端口，rim和rdm端口，分别为指令和数据总线。
3、OR1200支持中断、电源管理灯多种功能

2、wishbone

1、wishbone总线是Silicore公司推出的片上总线标准，被opencore组织采用并维护。
2、wishbone支持8个主设备和16个从设备，内置仲裁器，允许多个主从设备进行通信

3、存储器

1、可以使用寄存器来实现存储器，也可以使用FPGA嵌入式存储块来实现
2、存储器生成以后，要采用wishbone总线进行封装，使其符合wishbone总线标准

三、各功能模块软硬件设计

1、GPIO

1、模块主要特征：
①用户可以从1到32之间选择通用IO信号的个数，更多信号可以采用多个GPIOP核并用。
②包含三态使能端或开漏使能端（需要三态或漏级开路IO单元）。
③设为输入的通用O信号可对CPU产生中断请求。
④设为输入的通用I/O信号能记录在系统时钟的上升沿或外部时钟的用户编程边沿。
2、GPIO模块主要由WISHBONE主机接口、GPIO寄存器、辅助输入输出端口、外部单元接口组成。GPIO核结构如下所示：
在这里插入图片描述

3、GPIO模块接口采用wishbone接口，在本设计中GPIO连接到wishbone总线的从接口14上，基地址定义为“GPIO_BASE 0xE0000000”。
4、GPIO的寄存器定义如下：
在这里插入图片描述

按照如上的定义定义寄存器的地址：

#define GPIO_BASE		0xE0000000
#define RGPIO_IN		(GPIO_BASE + 0x0)
#define RGPIO_OUT		(GPIO_BASE + 0x4)
#define RGPIO_OE		(GPIO_BASE + 0x8)
#define RGPIO_INTE		(GPIO_BASE + 0xc)
#define RGPIO_PTRIG		(GPIO_BASE + 0x10)
#define RGPIO_AUX		(GPIO_BASE + 0x14)
#define RGPIO_CTRL		(GPIO_BASE + 0x18)
#define RGPIO_INTS		(GPIO_BASE + 0x1c)
#define RGPIO_ECLK		(GPIO_BASE + 0x20)
#define RGPIO_NEC		(GPIO_BASE + 0x24)

5、在初始化GPIO时，设置高8位为输入，低8位为输出，开启外部中断，开启GPIO高8位输入的中断，并设置为上升沿触发中断。相应的GPIO初始化程序为：

void gpio_int()
{
	REG32 (RGPIO_OE) = 0xff000000;
//	gpio[31 :24] in   gpio[23:0] out;
  //中断设置
  REG32( RGPIO_PTRIG)=0xff000000;  //上升沿触发	
  REG32(RGPIO_INTS )=0x00000000;  //清楚中断请求
  REG32(RGPIO_INTE )=0xff000000;   //开启外部中断
  REG32 ( RGPIO_CTRL )=0x01;     //开启总中断

６、将GPIO配置为双向端口，OE为输入输出控制端。将GPIO端口定义为“ｉｎｏｕｔ”类型，相应的模块结构如下：
在这里插入图片描述

对于每一位都可以单独设置为输入输出，相应的HDL描述为：

module  set(
            input oe,
            input  gpio_out,
            output reg gpio_in,
            inout  gpio,
            input clk
            );
       reg gpio_reg;
  assign gpio=(oe==1'b1)?gpio_out:1'bz;
  always @(posedge clk)
        begin
        	if(oe)
        	  gpio_reg<=gpio_out;
        	else
        	  gpio_in<=gpio；
        end
endmodule

2、UART

、UART为异步串行接口，数据在单条传输线上一位一位的传输，节省通信总线，码率低，本设计采用opencore上开源的UART 16550 IP模块。
2、在UART16550模块中，我们约定数据为8个数据位、1个停止位、无效验位，波特率设置位115200.
3、UART控制器表示如下：
在这里插入图片描述

UART接口控制器设计中只支持TXD和RXD两个信号。
4、设置串行通信的波特率为115200，波特率设置方式为“（输入时钟速度）/（除数锁存值）= 16 x 通信
波特率“。
5、在设计时我们通常只使用“void uart_putc(char c)”函数来发送数据，使用“void uart_init(void)”函数来初始化。

3、定时器、看门狗和PWM（PTC）

1、PTC的主要功能为：
①32位计时、计数功能;
②次或连续计时、计数;
③可编程PWM模式;
④系统时钟核外部时钟两种选择;HI/LO参考和捕获寄存器;
⑤PWM输出三态控制;
⑥PWM计时器/计数器计时中断;
⑦WISHBONE 接口兼容。

2、PTC模块的结构如下：
在这里插入图片描述

PTC通过WISHBONE接口连接到系统并与系统通信，ＰＴＣ有４个与外部连接的端口。ｐｔｃ＿ｅｃｇｔ为当使用外部输入时钟时的时钟输入端；ｐｔｃ＿ｃａｐｔ为使用捕获输入模式模式时，当输入下降沿或上升沿时，捕获当前的计数值；ｐｔｃ＿ｐｗｍ为使用输出比较模式时，ｐｗｍ波输出接口。
３、PTC的寄存器定义为：
在这里插入图片描述

PTC共有４个寄存器，我们将PTC连接到ＷＩＳＨＢＯＮＥ从模块的１５端口，对于寄存器的定义为：

#define PTC_BASE               0xF0000000
#define RPTC_CNTR              (PTC_BASE +0x00)
#define RPTC_HRC               (PTC_BASE +0x04)
#define RPTC_LRC               (PTC_BASE +0x08)
#define RPTC_CTRL              (PTC_BASE +0x0C)
RPTC＿CTRL为控制寄存器，其每一位都有相应的作用，将控制寄存器中的每一位单独定义：
#define en_set                 REG32(RPTC_CTRL)|=0x0001
#define en_reset               REG32(RPTC_CTRL)&=0x0fffe

#define eclk_set               REG32(RPTC_CTRL)|=0x0002
#define eclk_reset             REG32(RPTC_CTRL)&=0x0fffd

#define nec_set                REG32(RPTC_CTRL)|=0x0004
#define nec_reset              REG32(RPTC_CTRL)&=0x0fffb

#define oe_set                 REG32(RPTC_CTRL)|=0x00008
#define oe_reset               REG32(RPTC_CTRL)&=0x0fff7７

４、我们使用PTC模块来产生ｐｗｍ波形，在初始化时，首先使能PTC模块，然后使能ｐｗｍ输出功能，配置定时器为自动循环计数方式，然后设置ＨＲＣ和LRC的值，以配置ｐｗｍ的频率和占空比。

void pwm_init(int lrcm,int hrcm)
{
	en_set;
	oe_set;
	single_reset;
	lrc=lrcm;
	hrc=hrcm;
}

在产生ｐｗｍ波时，定时器计数到LRC的值时，在从０开始计数；当当前计数值小于HRC时ｐｗｍ输出为低电平，当当前计数值大于HRC的值时，ｐｗｍ输出高电平，所以LRC决定ｐｗｍ的频率，ＨＲＣ决定ｐｗｍ的占空比。

４、锁相环设置（PLL）

１、锁相环能调节输入时钟的频率和相位，我们采用PLL模块将FPGA上５０MＨｚ的信号时钟变为２５ＭＨｚ。
２、
在这里插入图片描述

四、软件设计

１、中断设置

１、需要先使用“l.mtspr”配置特殊功能寄存器开处理器中断；中断服务函数使用“l.rfe”返回。开中断操作为：
　　　　 l.mfspr r1,r0,0x0011
　　　　　l.ori r3,r1,0x6
　　　　　l.mtspr r0,r3,0x0011
２、外部中断对应的中断向量地址为０X８００，当外部中断响应后，程序就会跳转到０ｘ８００地址处执行相应的程序。
３、在０ｘ８００处，跳转到相应的中断服务函数处，在中断服务函数中，要清楚中断标志位，即使“REG32(RGPIO_INTS )=0x00000000;”中断服务函数执行完毕后调用“l.rfe”指令恢复现场，接着执行相应的程序。

２、主程序设计

１、在主程序中，首先初始化串口、定时器和GPIO，配置定时器频率为１ｋＨｚ，占空比为５０％。
２、相应的C程序为：

int main (void)
{
	  uart_init();
	 uart_print_str("\nstart\n");
    gpio_int();
    pwm_init(4999,4440);
   gpio_out=0x00fffff;
  while(1)
  {  	
  	out();  
   delay_ms(10);
   }
}

3、中断服务函数设计

在中断服务函数中，首先通过串口打印相应的字符，然后在清楚中断，调用“l.rfe”指令进行中断返回。

void gpios(void) 
{
 uart_print_str("\nexit\n");
　　　　　exit_clear()；
}
void exit_clear()
{
	REG32(RGPIO_INTS )=0x00000000;
  re();
}

五、结果验证

1、仿真验证

通过Ｍｏｄｅｌｓｉｍ进行仿真，对系统施加一定的激励，观察输出的时序。
　　观察的ｇｐｉｏ输出值和串口打印数据为：
在这里插入图片描述

观察的ｐｗｍ的输出为：
在这里插入图片描述

可以看到有相应的ｐｗｍ波生成。

２、FPGA系统验证

将所设计的系统下载到FPGA中进行验证
设计步骤为分析综合、映射、布局、布线、管脚分配，在FPGA上上的引脚分配为：
在这里插入图片描述

chy_wang
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
嵌入式系统/ARM技术中的基于Wishbone总线的UART IP核的设计
11-03
随着集成电路与嵌入式技术的发展与广泛应用，许多嵌入式系统都需要进行串行通信，因此在片上嵌入式系统芯片中集成uART（通用异步接发装置）的IP核已成为一种趋势。 　　在基于IP核复用技术的集成电路设计中，片上总线的选取是最为关键的问题。目前，许多厂商已经开发了适用于各自片上总线标准的UART IP核，例如基于AMBA总线的UART IP核、基于CoreConnect总线的UART IP核等。如果用户要使用这些商业化的UART核，则需要得到授权。因此从成本、性能、开放性的角度来看，采用开源、易于实现的Wishbone总线标准设计出的UART IP核将会拥有广泛的市场。 　　1 UART IP核
Wishbone总线
Bunny9__的博客
03-16 4649
Wishbone总线1. 点对点连接方式的接口说明2. 单次读操作3. 单次写操作4. 补充4.1. SEL字节选择信号的说明4.2. wishbone_bus总线接口的实现 1. 点对点连接方式的接口说明 在点对点连接方式方式中，分别只有一个主设备和一个从设备。 所有信号都是高电平有效。 CLK_I：时钟信号，由外部输入 RST_I：复位信号，由外部输入 DAT_O / DAT_O：数据总线，一对主从设备间最多存在两条数据总线 ADR_O / ADR_O：地址总线，地址由主设备传送给从设备 WE_O
开源APB2WisnBone UART IP 的使用
weixin_44681954的博客
03-03 3072
前言 项目需要使用一个较为完成的UART IP。OpenCores有不少开源的UART IP。但是大多是WishBone总线，项目接口时APB，需要进行一个转换。而且项目使用的IP需要有源码。 Github 上WishboneAXI和wb2axip这两个项目都可以进行转换。 其中WishboneAXI是以Xilinx IP的形式提供的，使用非常方便。但是我在使用WishboneAxI的时候Vivado仿真失败。 最后还是决定自己写一个APB 到 WishBone的总线转换。 学习工程中的一大困扰就是网上的资
EDA/PLD中的基于FPGA/CPLD设计与实现UART
12-10
摘 要：UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现UART。关键词：FPGA/CPLD；UART；VHDL ---UART（即Universal Asynchronous Receiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。---串行外设用到RS232-C异步串行接口，一般采用专用的集成电路即UART实现。如8250、8251、NS16450等芯片都是常见的UART器件，这类芯片已经相当复杂，有的含有许多辅助的模块（如
基于FPGA的UART设计与实现
01-19
0 引言 　　通用异步收发器(Universal Asynchronous Receiver／Transmitter，UART)可以和各种标准串行接口，如RS 232和RS 485等进行全双工异步通信，具有传输距离远、成本低、可靠性高等优点。一般UART由专用芯片如8250，16450来实现，但专用芯片引脚都较多，内含许多辅助功能，在实际使用时往往只需要用到UART的基本功能，使用专用芯片会造成资源浪费和成本提高。 　　一般而言UART和外界通信只需要两条信号线RXD和TXD，其中RXD是UART的接收端，TXD是UART的发送端，接收与发送是全双工形式。由于可编程逻辑器件技术的快速发展，
基于FPGA的SDX总线与Wishbone总线接口设计.pdf
07-13
基于FPGA的SDX总线与Wishbone总线接口设计.pdf
or1200硬件环境搭建
乌龟之家
02-14 4360
硬件环境需要我们自己手动将系统需要的外设添加到软核上，那么首先搭一个最简单的SOC，想想我们需要点什么？         软核or1200不用说了，上了CPU必须是要跑程序的，RAM是必须的，要下载程序代码，下载器是必须的，要偷窥下程序运行信息，上个串口可以吧，CPU和外设之前要使用一种互联结构，总结一下就是：CPU、RAM、UART，BUS......         那骚年们，去openc
or1200开发环境的安装
leishangwen的专栏
03-20 3677
以下内容摘自《步步惊芯——软核处理器内部设计分析》一书             主要是GNU开发工具链的安装，有了GNU工具链提供的工具，我们可以在Linux环境下将汇编、C代码编译成OR1200平台的可执行代码，这就是交叉编译的过程。有了OR1200的可执行代码，就能够在OR1200模拟器OR1KSim中运行该可执行代码，观察其是否如预期那样执行。        在介绍GN
Openrisc的or1200
weixin_34062469的博客
12-20 236
1 什么是OpenRISC OpenRISC 是硬件开源社区opencores开发的RISC指令集处理器架构，包括32 bits 的Openrisc1000 和64 bitsOpenrisc 2000. 目前只实现了32bits or1200处理器。所以，在实际中Openrisc实际指的就是or1200. 2 什么是ORPSOC 有了or1200处理器，就可以用其搭建SOC芯片了，Opencore...
or1200第一个程序
乌龟之家
02-16 4145
经过前面千辛万苦、爬山涉水、纠结了好久才弄好的环境，现在我们终于可以把FPGA当成个单片机使了，稍微比单片机猛一点，但是绝对比单片机贵一个数量级，FPGA现在能完成由CPU做的事，我们就把它当成一个大价钱买回来的单片机，不过相比于S3C24XX的片子来说，那么贵的一个FPGA板卡跑40M的一个CPU绝对的奢侈，不过仅限于理解和学习嵌入式的过程，管他的。         但是如果是这样呢，把or1
基于FPGA的SDX总线与Wishbone总线接口设计
01-19
摘要 针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbo ne总线接口转化的设计与实现，并通过Modelsim进行功能仿真，在QuartusⅡ软件平台上综合，终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。 　　随着微电子设计技术与工艺的迅速发展，数字集成电路逐步发展到专用集成电路（ASIC），其中超大规模、高速、低功耗的新型FPGA的出现，降低了产品的成本，提高了系统的可靠性。同时，各种电子产品的复杂度和现代化程度的要求也逐步提高，文中针对机载信息采集系统的可靠性、数据管
EDA/PLD中的基于FPGA/CPLD设计与实现UART (图)
12-13
摘 要：UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现UART。关键词：FPGA/CPLD；UART；VHDL ---UART（即Universal Asynchronous Receiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。---串行外设用到RS232-C异步串行接口，一般采用专用的集成电路即UART实现。如8250、8251、NS16450等芯片都是常见的UART器件，这类芯片已经相当复杂，有的含
嵌入式系统/ARM技术中的基于8051软核的SOPC系统设计与实现
12-10
摘要：介绍了基于IP的可重用的SOC设计方法；选用MC8051 IP核为核心控制器，自主开发了UART IP核、I2C IP核、USB IP核，采用Wishbone片上总线架构，集成了一个MCU系统；同时设计了针对此MCU系统的微机调试软件和硬件调试器，并实现了MCU系统的FPGA验证和整个系统的功能验证。设计中采用了开发8051行为模型的方式，缩短了系统仿真的时间；而USB IP核设计则采肜双缓冲区结果，方便了系统做成，提高了传输速度。 关键词：SOPC IP核 WISHBONE 片上总线USB总线协议 UART随着微电子工艺技术和IC设计技术的不断提高，整个系统都可集成在一个芯片上，
开源处理器or1200 Verilog源代码
05-25
开源处理器 源代码 Verilog版 OR1200_UPR_IMP_BITS 4 `define OR1200_UPR_MP_BITS 5 `define OR1200_UPR_DUP_BITS 6 `define OR1200_UPR_PCUP_BITS 7 `define OR1200_UPR_PMP_BITS 8 `define OR1200_UPR_PICP_BITS 9 `define OR1200_UPR_TTP_BITS 10 `define OR1200_UPR_RES1_BITS 23:11 `define OR1200_UPR_CUP_BITS 31:24 // UPR values `define OR1200_UPR_UP 1'b1 `ifdef OR1200_NO_DC `define OR1200_UPR_DCP 1'b0 `else `define OR1200_UPR_DCP 1'b1 `endif `ifdef OR1200_NO_IC `define OR1200_UPR_ICP 1'b0 `else `define OR1200_UPR_ICP 1'b1 `endif `ifdef OR1200_NO_DMMU `define OR1200_UPR_DMP 1'b0 `else `define OR1200_UPR_DMP 1'b1 `endif `ifdef OR1200_NO_IMMU `define OR1200_UPR_IMP 1'b0 `else `define OR1200_UPR_IMP 1'b1 `endif `define OR1200_UPR_MP 1'b1 // MAC always present `ifdef OR1200_DU_IMPLEMENTED `define OR1200_UPR_DUP 1'b1 `else `define OR1200_UPR_DUP 1'b0 `endif `define OR1200_UPR_PCUP 1'b0 // Performance counters
OR1200开源CPU源代码分析
08-27
本人整理了一些别人写的OR1200开源CPU源代码分析，希望对大家学习微处理器有帮助，也希望交到一些喜欢微处理器设计的朋友！
PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波
ICMakerChipdebug的博客
04-27 832
高斯滤波是一种常见的图像处理技术，用于去除图像中的噪声和平滑图像。它的原理基于统计学中的高斯分布（也称为正态分布）。在高斯滤波中，一个二维的高斯核函数被用来对图像中的每个像素进行加权平均。这个高斯核函数定义了一个权重分布，使得距离中心像素越远的像素在平均过程中具有较小的权重，而距离中心像素越近的像素具有较大的权重。这种权重的分布导致了一个平滑的效果，因为图像中每个像素的值都是由周围像素的加权平均所决定的。高斯滤波的主要优点是能够有效地去除高斯噪声和其他类型的噪声，同时保持图像的边缘和细节。
vivado学习笔记——ROM IP核调用
shikuanlong的博客
04-25 227
ROM IP核调用学习笔记
基于EBAZ4205矿板的图像处理：03使用VIO调试输出HDMI视频图像
最新发布
weixin_43111445的博客
04-30 200
下面是我的BD设计，vtc用于生成时序，注意，2021.2的vivado的vtcIP是v6.2版本，多了一个sof_state，我不太清楚他是干嘛的，实测没接也一切正常。VIO IP核用于实时调试数据，我们可以在program device后，通过它来实时地调整fpga内部的数据，极其的方便。VIO IP核的设置如下你同样也可以用它来读取FPGA里的数据，调整他的prode_in端口就可以了DVI_Transmitter_0是用于将HDMI时序和数据转化为TMS标准数据并输出给屏幕的。
基于开源的 risc-v 核—— picorv32 搭建一个完整的 soc(片上系统),并在自己搭建
07-09
总的来说，基于开源的 PicoRV32 核心，我们可以搭建一个完整的片上系统（SoC），包括处理器核心、内存、总线、外设和系统接口等组件。这样的系统可以用于各种应用，例如嵌入式系统、物联网设备、嵌入式计算平台等。...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

chy_wang

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值