- 博客(3)
- 收藏
- 关注
RSS订阅原创 基于FPGA的AXI_MIG IP核的DDR3读写验证上篇
AXI 的英文全称是 Advancede Xtensible Interface，即高级可扩展接口，它是 ARM 公司所提出的 AMBA（Advanced Microcontroller Bus Architecture）协议的一部分。之所以要采用 AXI4 接口对 ddr 进行读写是因为 Xilinx 的 mig ddr Ip 核，无论是 6 系列还是 7 系列还是最新的 FPGA，都集成了 AXI4 接口，为了采用 AXI4 接口进行读写，后续可以兼容 xilinx。
2024-09-06 14:46:24
1398
原创 FPGA技术笔记1（20240903）
当我们的时钟跑的比较慢的时候，比如 50M，一个周期有 20ns，那么这么短暂的延时基本可以忽略不计，但是 随着设计的复杂，以及时钟速度的提高，这样的语句就要小心。“+，-，*，/，% ”是加、减、乘、除运算符号，这些使用和 C 语言基本是一样的，当你用到这些符号时，编 译后会自动生成或者消耗 FPGA 原有的加法器或是乘法器等。：一段式状态机是应该避免使用的，该写法仅仅适用于非常简单的状态机设计，不符合组合逻辑与时序逻辑分开的原 则，整个结构代码也不清晰，不利用维护和修改。
2024-09-06 09:08:45
789
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人