- 博客(2)
- 收藏
- 关注
原创 1位十进制可逆计数、译码、显示电路设计
计数器同样由三个模块构成,分别为:顶层,计数器和译码器。一、实验任务大家这会儿数电理论课应该还没学到这里,所以对以上的部分名词进行解释:1.异步清零(clr)指不管现在时钟信号(clk)是什么,跑到哪儿了,只要你按下异步清零的按钮,计数器就应该马上归零。2.同步使能(en)其实就是一个计数器是否开始工作的开关,关闭了使能开关,计数器将会停在当前的计数值,不再随时间信号进行计数。3.同步置数(load)一个非常面向使用...
2022-01-15 11:03:11 8372 3
原创 Verilog层次化文件设计——杨辉三角发生器
众所周知,我校数电实验内容远超数电理论课程进度,且实验课一般都不上课(真的是一言难尽)。在深切体会了在各种平台找资料和答案的痛苦后,在假期我会陆续把实验上传,希望你不会再如此煎熬。一、实验内容(注:实验一的代码老师应该会在PPT上给出)二、分析本次实验主要应有三个模块构成,分别为杨辉三角发生器,译码器,和顶层文件。注意顶层文件的名字应该与项目名字相同!!!//顶层文件module w_2495_02(codeout,clk, en,Q);input clk,en;out
2022-01-09 11:07:53 1037 2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人