- 博客(1)
- 收藏
- 关注
RSS订阅原创 【zck_823352985】
#parameter input*#※prepare the source list file and then make add the soucefile name#for example ,the Verilog source file’s name is vlog_list.f then :make norsim src_list=file_listsrc_list = simsimv_name = simvvpdpluse_name = vcdplusecov_file_name
2024-05-28 07:29:43
565
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人