TSMC引领先进芯片制造技术：竞速1nm工艺

引言：台积电已计划其性能优化的N3P节点在2024年下半年进入大规模生产，但现在就可以看到这家芯片制造商为未来准备的其他产品。N3X、N2、N2P和A16节点将于2025年和2026年推出，为市场带来不同的优势，例如台积电在N2中首次使用全环栅（GAA）纳米片晶体管。还有上个月才推出的A16，它将是具有复杂信号路由和密集电力传输网络的HPC产品的理想选择。

台湾半导体制造公司（TSMC）正积极推进其先进的芯片制造技术，目标是在未来几年内实现1纳米（nm）工艺的商业化。这一目标的实现不仅意味着芯片性能和效率的显著提升，还将进一步巩固TSMC在全球半导体市场的领导地位。

TSMC正计划在日本建立第三家工厂，主要用于生产最先进的3nm芯片。该工厂将采用最新的制造工艺，以满足不断增长的市场需求。据悉，3nm技术是当前最先进的芯片制造技术之一，将为高性能计算、人工智能和其他前沿应用提供支持。

在国际电子设备会议（IEDM）上，TSMC展示了其朝向1nm工艺发展的路线图。这包括采用新的晶体管设计和材料，以克服量子隧穿效应带来的挑战。通过使用AI技术优化芯片设计和制造流程，TSMC希望在不久的将来实现包含数万亿个晶体管的芯片。

生产世界上最先进芯片的竞争将非常激烈。首先，其性能优化的N3P节点即将到来，将于2024年下半年进入量产，并将在一段时间内成为公司最先进的节点。

不过，明年台积电将引入两个生产节点，在2025年下半年进入大批量制造，有望加速发挥N3P的优势。这些节点是N3X（3nm级）和N2（2nm级）。

N3X专为高性能计算应用量身定制，最大电压为1.2V。根据AnandTech的研究，N3X芯片可以通过将功耗从1.0V降低到0.9V来降低7%的功耗，将性能提高5%，或者将晶体管密度提高约10%。

N2采用全环栅（GAA）纳米片晶体管此外，N2的超薄堆叠纳米片为HPC提供了新的节能计算水平。背面电源轨也将增加，以进一步提高性能。

N2技术将与台积电NanoFlex一起使用，这是一种设计技术协同优化，为设计人员提供了N2标准电池的灵活性，短电池强调小面积和更高的功率效率，而高电池则最大限度地提高性能。客户能够在同一设计块内优化短电池和高电池的组合。

2026年，台积电将再推出两款节点**：N2P（2nm级）和A16（1. 6nm级）**。

N2 P预计将提供比原始N2低5% - 10%的功耗或高5% - 10%的性能。然而，与之前的公告相反，N2 P将不包含背面电力输送网络，而是使用传统的电力输送机制。这意味着这种先进的电力输送集成将转移到未来的发电节点，包括A16。

台积电上个月宣布了A16。A16将联合收割机台积电的超级电源轨架构与其纳米片晶体管相结合，通过将前端路由资源专用于信号来提高逻辑密度和性能，使A16成为具有复杂信号路由和密集电源传输网络的HPC产品的理想选择。与台积电的N2 P工艺相比，A16将在相同的正电源电压下提供8-10%的速度提升，在相同速度下降低15-20%的功耗，并为数据中心产品提供高达1.10倍的芯片密度提升。

台积电展示的尖端路线图代表了半导体技术发展的重要里程碑。其技术创新不仅推动了芯片性能和效率的提升，还在全球半导体市场中树立了新的标准。未来，台积电的持续努力和突破将对全球科技产业产生深远影响。

赋创小助手，持续为您提供最前沿的科技资讯，如果您对服务器市场有进一步的问题或需要更详细的信息，请随时私信我们。