- 博客(4)
- 收藏
- 关注
RSS订阅原创 手动移植LWIP协议到RTOS
https://doc.embedfire.com/net/lwip/zh/latest/doc/chapter8/chapter8.html
2025-08-18 17:33:11
581
转载 自动跟踪天线
这4个馈源的输出的4个信号分别为A、B、C、D。以此类推，第三个Mtree3的输出有2个，分别是：和信号：(A+B)+(C+D)，称为"和信号"差信号：(A+B)-(C+D)，称为"方位误差信号"第四个Mtree4的输出是和信号是(A+C)-(B+D)，称为"俯仰误差信号"和差网络产生的3个信号(A+B)+(C+D)、(A+B)-(C+D)和(A+C)-(B+D)输出给跟踪接收机。此时和信号(A+B)+(C+D)最大，差信号(A+B)-(C+D)≈0，(A+C)-(B+D)≈0。馈源三维视图如下图所示。
2025-05-26 08:12:46
358
转载 C语言快速傅里叶变化
k += m) { // 遍历每个蝶形组。#define log2N 8 // log2(N)，例如N=256时log2N=8。// 填入实际电压数据。#define N 256 // FFT点数，必须为2的幂。// 旋转因子查找表。init_fft();// 初始化旋转因子。// 计算当前蝶形的两个索引。// 计算旋转因子乘以t2。fft(data);// 初始化输入数据（示例：实数信号）
2025-05-26 07:42:36
127
原创 FPGA跨时钟域问题分析和处理
发生跨时钟域问题的必要条件是不同时钟域之间存在信息交互，如果一个FPGA设计中存在多个时钟域的话，这几乎是无法避免的，否则各个时钟域互不相关，那么就相当于把原设计分解为多个独立的小设计，这样的话FPGA设计的功能就无法通过协作来扩展。情况二：如果控制两个时钟域的时钟信号有关联，但是不同频，例如一个PLL不同频的两个输出，那么，如果这两个频率之间没有较大的公约数的话，那么可能需要成百上千个时钟周期才能让它们的相位重新对齐。那么当两个不同时钟域之间进行信息交互的时候，到底会存在什么问题呢？
2024-12-17 08:02:29
1071
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人