![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
读书笔记
文章平均质量分 79
真学不来一点
这个作者很懒,什么都没留下…
展开
-
《RISC-V CPU 处理器设计(上)》第2章——RISC-V架构之魂
1.RISC-V的指令集使用模块化的方式进行组织。使用整数指令子集(以字母I结尾),便能狗实现完整的软件编译器。其他的指令集均为可选的模块,具有代表性的模块包括M/A/F/D/C。2.以上模块的一个特定组合“IMAFD”也称为“通用组合”,用英文字母G表示。3.为了提高代码密度,RISC-V架构提供可选的“压缩”指令子集,用英文字母C表示。压缩指令的编码长度为16位,而普通的非压缩指令的编码长度为32位。4.为了进一步减少面积,RISC-V 架构还提供一种“嵌入式”架构,用英文字母 E 表示。原创 2024-07-18 01:18:35 · 917 阅读 · 0 评论 -
《RISC-V CPU 处理器设计(上)》第1章
该笔记是记录《verilog编程艺术》的第一章内容,笔记只记录到1.1.3,因为后续内容我认为是更偏向于科普内容,包括RISC-V的起源,ARM的盈利模式等等。原创 2024-07-12 21:25:53 · 260 阅读 · 0 评论 -
《Verilog编程艺术》第7章——常数
5.因为字符串被当做无符号数,所以也用整数的补齐和截去规则,就是如果字符串的位长小于变量的位长,那么字符串做右对齐存放到变量的右侧,变量的左侧补0;,其中size、sign和base是可选的。7.在Verilog-2001中,对于没有size限定的数,那么就在左端按照表达式的size根据最左边的位进行扩展(0、x或z),扩展多少位都没问题。原创 2024-07-17 14:52:57 · 683 阅读 · 0 评论 -
《Verilog编程艺术》第5章
该笔记是记录《verilog编程艺术》的第五章内容,笔记只记录到5.3,因为后续内容我认为和每个人的编程习惯有很大关系,所以没有记录下来,而5.3之前的内容我认为是可以提升代码的维护性和移植性,是值得学习的代码风格。原创 2024-07-12 15:44:26 · 1091 阅读 · 0 评论