【Verilog】FPGA驱动WS2812B点阵

已于 2023-08-07 14:36:16 修改
阅读量4.3k 收藏 65
点赞数 12
分类专栏： FPGA学习轨迹 文章标签： fpga开发
于 2022-12-15 21:36:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_51239030/article/details/128328488
版权

目录

1.整体框架

2.器件选择

        WS2812B-64 8x8点阵：

3.手册解读

        灯珠引脚：

        连接方式： 

         数据传输方式：

         数据波形构成：

         数据波形持续时间：

4.模块设计

        数据处理模块设计：

        控制模块设计：

        顶层设计：

5.仿真调试

        testbench：

        do文件：

        ModelSim仿真：

6.上板

1.整体框架

        通过按键触发控制模块，数据处理模块将编辑好的数据进行单比特输出，控制模块根据数据处理模块输出的bit值产生0码，1码，复位码对应的波形并输出到WS1212B器件。

2.器件选择

        WS2812B-64 8x8点阵：

3.手册解读

        灯珠引脚：

        连接方式： 

        ws2812b的VDD默认5V，上一个灯珠输出端连接下一个灯珠的输入端。

         数据传输方式：

        每个灯珠只接收24bit数据，溢出的数据传输到下一个灯珠，直至64个灯珠全部接收完数据。

      24bit数据发送顺序为G→R→B，MSB（最高有效位）先发。 

         数据波形构成：

         数据波形持续时间：

4.模块设计

        数据处理模块设计：

编辑点阵上每个灯珠的对应数值，数值越大，灯珠的亮度就越高，如：

灯珠显示蓝色最亮display_data <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};

//----------------------------------------------------------------------------------------
// File name:           FPGA__WS2812B
// Last modified Date:  2022年10月21日
// Created by:          清影空明
// Descriptions:        数据处理模块
// Capture:             点阵循环显示 “FPGA”
//----------------------------------------------------------------------------------------
module data_drive(
    input                       clk		    ,
    input					    rst_n	    ,
    input                       req         ,
    input   wire    [15:0]      cnt_delay   ,   //帧延时计数器

    output  wire                rgb_done    ,   //完成1帧图像的显示
    output  reg     [23:0]      data            //输出1个灯珠的rgb数据
);

//Parameter Define

//Reg Define
reg     [23:0]      display_data [63:0]     ;   //存放显示数据
reg     [6:0]       cnt_rgb                 ;   //灯珠显示计数

//Wire Define
wire                add_cnt_rgb             ;
wire                end_cnt_rgb             ;

//integer
integer a,b,c,d,e,f,g,h,i,j;

//灯珠显示计数器
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)
            cnt_rgb <= 1'b0 ;
        else if(add_cnt_rgb)
            if(end_cnt_rgb)
                cnt_rgb <= 1'b0 ;
            else
                cnt_rgb = cnt_rgb + 1'b1 ;
    end
    assign add_cnt_rgb = req;
    assign end_cnt_rgb = add_cnt_rgb && cnt_rgb == 64 - 1;
    assign rgb_done = end_cnt_rgb ;

//数据生成
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            for (a=0;a<64;a=a+1) begin
                display_data[a] <= 1'b0 ;
            end
        end
        else begin
            if(cnt_delay == 0)begin//F
                for(b=0;b<2;b=b+1)begin
                    display_data[b]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[b+8]  <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+16] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+24] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+32] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+40] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+48] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+56] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}}; 
                end
                for(b=0;b<1;b=b+1)begin
                    display_data[b+7]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[b+8+7]  <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+16+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+24+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+32+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+40+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+48+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+56+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}}; 
                end
                for(b=0;b<2;b=b+1)begin
                    display_data[b+2]    <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};     
                    display_data[b+8+2]  <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+16+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+24+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+32+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+40+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+48+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+56+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};      
                end
                for(b=0;b<3;b=b+1)begin
                    display_data[b+4]    <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};     
                    display_data[b+8+4]  <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+16+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+24+4] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+32+4] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};    
                    display_data[b+40+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+48+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[b+56+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
            end
            else if(cnt_delay == 450)begin
                for (c=0;c<64;c=c+1) begin
                    display_data[c] <= 1'b0 ;
                end
            end
            else if(cnt_delay == 600)begin//P
                for(d=0;d<2;d=d+1)begin
                    display_data[d+2]    <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};     
                    display_data[d+8+2]  <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+16+2] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+24+2] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+32+2] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+40+2] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+48+2] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+56+2] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};      
                end
                for(d=0;d<1;d=d+1)begin
                    display_data[d+4]    <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};     
                    display_data[d+8+4]  <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+16+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+24+4] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+32+4] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+40+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+48+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+56+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
                for(d=0;d<1;d=d+1)begin
                    display_data[d+5]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[d+8+5]  <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+16+5] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+24+5] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+32+5] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+40+5] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+48+5] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+56+5] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
                for(d=0;d<1;d=d+1)begin
                    display_data[d+6]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[d+8+6]  <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+16+6] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};    
                    display_data[d+24+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+32+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+40+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+48+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[d+56+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end            
            end
            else if(cnt_delay == 1050)begin
                for (e=0;e<64;e=e+1) begin
                    display_data[e] <= 1'b0 ;
                end
            end
            else if(cnt_delay == 1200)begin//G
                for(f=0;f<1;f=f+1)begin
                    display_data[f+1]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[f+8+1]  <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+16+1] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+24+1] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+32+1] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+40+1] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+48+1] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+56+1] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
                for(f=0;f<1;f=f+1)begin
                    display_data[f+2]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[f+8+2]  <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+16+2] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+24+2] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+32+2] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+40+2] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+48+2] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+56+2] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
                for(f=0;f<3;f=f+1)begin
                    display_data[f+3]    <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};     
                    display_data[f+8+3]  <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+16+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+24+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+32+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+40+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+48+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+56+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};      
                end
                for(f=0;f<1;f=f+1)begin
                    display_data[f+6]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[f+8+6]  <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+16+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+24+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+32+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+40+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+48+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+56+6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
                for(f=0;f<1;f=f+1)begin
                    display_data[f+7]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[f+8+7]  <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+16+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+24+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+32+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+40+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};    
                    display_data[f+48+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[f+56+7] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
            end
            else if(cnt_delay == 1650)begin
                for (g=0;g<64;g=g+1) begin
                    display_data[g] <= 1'b0 ;
                end
            end
            else if(cnt_delay == 1800)begin//A
                for(h=0;h<1;h=h+1)begin
                    display_data[h+1]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};   display_data[h+   6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[h+8+1]  <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};   display_data[h+8+ 6] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[h+16+1] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+16+6] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+24+1] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+24+6] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+32+1] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+32+6] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+40+1] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+40+6] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+48+1] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+48+6] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+56+1] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+56+6] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};      
                end
                for(h=0;h<1;h=h+1)begin
                    display_data[h+2]    <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};   display_data[h+   5] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};     
                    display_data[h+8+2]  <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+8+ 5] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+16+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+16+5] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+24+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+24+5] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+32+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+32+5] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+40+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+40+5] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+48+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+48+5] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+56+2] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+56+5] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};      
                end
                for(h=0;h<1;h=h+1)begin
                    display_data[h+3]    <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+   4] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};     
                    display_data[h+8+3]  <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+8+ 4] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+16+3] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+16+4] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+24+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};   display_data[h+24+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[h+32+3] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+32+4] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+40+3] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};   display_data[h+40+4] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};    
                    display_data[h+48+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};   display_data[h+48+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};    
                    display_data[h+56+3] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};   display_data[h+56+4] <= {{8{1'b0}},{8{1'b0}},{8{1'b0}}};      
                end
            end
            else if(cnt_delay == 2400)begin
                for(i=0;i<8;i=i+1)begin
                    display_data[i]    <= {{8{1'b0}},{8{1'b0}},{8{1'b1}}};
                    display_data[i+8]  <= {{8{1'b0}},{8{1'b1}},{8{1'b0}}};
                    display_data[i+16] <= {{8{1'b0}},{8{1'b1}},{8{1'b1}}};
                    display_data[i+24] <= {{8{1'b1}},{8{1'b0}},{8{1'b0}}};
                    display_data[i+32] <= {{8{1'b1}},{8{1'b0}},{8{1'b1}}};
                    display_data[i+40] <= {{8{1'b1}},{8{1'b1}},{8{1'b0}}};
                    display_data[i+48] <= {{8{1'b1}},{8{1'b1}},{8{1'b1}}};
                    display_data[i+56] <= {{5{1'b0}},{3{1'b1}},{5{1'b0}},{3{1'b1}},{5{1'b0}},{3{1'b1}}};
                end
            end
            else if(cnt_delay == 2600)begin
                for (j=0;j<64;j=j+1) begin
                    display_data[j] <= 1'b0 ;
                end
            end
        end
    end

//数据移出
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            data <= 1'b0 ;
        end
        else begin
            data <= display_data [cnt_rgb] ;
        end
    end

endmodule

        控制模块设计：

当按键按下时，控制模块从数据处理模块中取出24bit数据，判断每个比特数值，输出对应bit的波形。

//----------------------------------------------------------------------------------------
// File name:           FPGA__WS2812B
// Last modified Date:  2022年10月21日
// Created by:          清影空明
// Descriptions:        控制模块
// Capture:             点阵循环显示 “FPGA”
//----------------------------------------------------------------------------------------
module LED_CTRL(
    input                       clk     ,
    input					    rst_n	,
    input   wire    [1:0]       key     ,       //按键触发

    output  reg                 dout            //波形输出
);

//Parameter Define

//Reg Define
reg     [23:0]      display_data [63:0]     ;   //存放显示数据
reg                 req                     ;
reg     [7:0]       cnt                     ;   //波形延时计数器
reg     [4:0]       cnt_data                ;   //bit计数器
reg     [15:0]      cnt_delay               ;   //帧延时定时器
reg                 bit0_flag               ;   //数据0显示标志位
reg                 bit1_flag               ;   //数据1显示标志位
reg                 clear_flag              ;   //清屏标志位

//Wire Define
wire    [23:0]      data                    ;   //存储单个灯珠显示数据
wire                add_cnt                 ;
wire                end_cnt                 ;
wire                add_cnt_data            ;
wire                end_cnt_data            ;
wire                add_cnt_delay           ;
wire                end_cnt_delay           ;
wire                rgb_done                ;

//例化数据处理模块
data_drive  u_data_drive (
    .clk                     ( clk               ),
    .rst_n                   ( rst_n             ),
    .req                     ( end_cnt_data      ),
    .cnt_delay               ( cnt_delay  [15:0] ),

    .rgb_done                ( rgb_done          ),
    .data                    ( data       [23:0] )
);

//req
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            req <= 1'b0 ;
        end
        else if(key) begin
            req <= 1'b1 ;
        end
    end

//波形延迟计数器
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            cnt <= 1'b0 ;
        end
        else if(add_cnt)
            if(end_cnt)
                cnt <= 1'b0 ;
            else
                cnt = cnt + 1'b1 ;
    end
    assign add_cnt = req;
    assign end_cnt = add_cnt && cnt == 125 - 1;

//bit计数器
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)
            cnt_data <= 1'b0 ;
        else if(add_cnt_data)
            if(end_cnt_data)
                cnt_data <= 1'b0 ;
            else
                cnt_data = cnt_data + 1'b1 ;
    end
    assign add_cnt_data = end_cnt;
    assign end_cnt_data = add_cnt_data && cnt_data == 24 - 1;

//帧延时计数器
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)
            cnt_delay <= 1'b0 ;
        else if(add_cnt_delay)
            if(end_cnt_delay)
                cnt_delay <= 1'b0 ;
            else
                cnt_delay = cnt_delay + 1'b1 ;
    end
    assign add_cnt_delay = rgb_done;
    assign end_cnt_delay = add_cnt_delay && cnt_delay == 2900-1;

//输出清0
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            clear_flag <= 1'b0 ;
        end
        else if(cnt_delay==(150*3)||cnt_delay==(350*3)||cnt_delay==(550*3)||cnt_delay==(750*3)||cnt_delay==2600) begin
            clear_flag <= 1'b1;
        end
        else if(cnt_delay==0||cnt_delay==600||cnt_delay==1200||cnt_delay==1800||cnt_delay==2400)begin
            clear_flag <= 1'b0;
        end
    end

//数据标志位
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            bit0_flag <= 1'b0 ;
            bit1_flag <= 1'b0 ;
        end
        else if(data[23-cnt_data]) begin
            bit0_flag <= 1'b0;
            bit1_flag <= 1'b1;
        end
        else if(~data[23-cnt_data]) begin
            bit0_flag <= 1'b1 ;
            bit1_flag <= 1'b0 ;
        end
    end

//数据输出
    always @(posedge clk or negedge rst_n)begin 
        if(!rst_n)begin
            dout <= 1'b0 ;
        end
        else if((bit0_flag || bit1_flag) && cnt==1'b1)
            dout <= 1'b1 ;
        else if(bit0_flag && cnt==40 || bit1_flag && cnt==80 || clear_flag)
            dout <= 1'b0 ;
    end

endmodule

        顶层设计：

//----------------------------------------------------------------------------------------
// File name:           FPGA__WS2812B
// Last modified Date:  2022年10月21日
// Created by:          清影空明
// Descriptions:        顶层模块
// Capture:             点阵循环显示 “FPGA”
//----------------------------------------------------------------------------------------
module WS2812B_top (
    input   wire                clk     ,
    input   wire                rst_n   ,
    input   wire    [1:0]       key     ,

    output  reg                 dout
);

//Parameter Define

//Reg Define

//Wire Define
wire                Tclk            ;
wire                sym_rst_n       ;
wire                locked          ;
wire    [1:0]       key_value       ;

//PLL时钟
    pll	u_pll (
        .areset                 ( !rst_n        ),
        .inclk0                 ( clk           ),
        .c0                     ( Tclk          ),
        .locked                 ( locked        )
    );

//控制模块
    LED_CTRL  u_LED_CTRL (
        .clk                     ( clk          ),
        .rst_n                   ( rst_n        ),
        .key                     ( key_value    ),

        .dout                    ( dout         )
    );

//按键消抖
    key_debounce  u_key_debounce (
        .clk                     ( clk          ),
        .rst_n                   ( rst_n        ),
        .key_in                  ( key  [1:0]   ),

        .key_out                 ( key_value    )
    );
    
    assign sym_rst_n = rst_n & locked;

endmodule

5.仿真调试

        testbench：

`timescale  1ns / 1ns

module tb_WS2812B;

// WS2812B Parameters
parameter PERIOD  = 20;


// WS2812B Inputs
reg             clk                     ;
reg             rst_n                   ;
reg   [1:0]     key                     ;

// WS2812B Outputs
wire  dout                              ;


initial
begin
    forever #(PERIOD/2)  clk=~clk;
end

WS2812B_top  u_WS2812B_top (
    .clk                     ( clk          ),
    .rst_n                   ( rst_n        ),
    .key                     ( key    [1:0] ),

    .dout                    ( dout         )
);


initial
begin
    clk = 0;
    rst_n = 0;
    #(PERIOD*5);
    rst_n = 1;
    @(posedge u_WS2812B_top.u_LED_CTRL.end_cnt_delay);
    $stop;
end

endmodule

        do文件：

vlib work
vmap work work

#编译testbanch文件
vlog    tb.v
#编译   设计文件
vlog    ../rtl/WS2812B.v
vlog    ../IP/pll/pll.v

#指定仿真层
vsim -novopt work.tb
#添加信号到波形窗
add wave -position insertpoint sim:/tb//*

run -all

        ModelSim仿真：

6.上板

VID_20221107_091813

清影空明
关注
  • 12
    点赞
  • 踩
  • 65
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
STM32/GD32下用PWM+DMA驱动WS2812B RGB全彩灯珠
ewsports的博客
04-27 5607
GD32F105下用PWM+DMA方式驱动WS2812全彩灯板/灯条
fpga开发-ws2812驱动代码工程
10-23
fpga开发-ws2812驱动代码工程
verilog8*8点阵动态图案
05-19
verilog，8*8点阵动态图案。主要内容有星阵变换，贪吃蛇，滚动的EDA
fpga驱动ws2812
03-03
一次做项目时使用到fpga驱动一个ws2812灯带，代码参考网上，自己理解和改了一点，希望能给大家带来帮助
[STM32]驱动WS2812b（TIM+DMA）
最新发布
weixin_54557953的博客
04-23 908
● 智能反接保护，电源反接不会损坏IC。● IC控制电路与LED点光源公用一个电源。● 控制电路与RGB芯片集成在一个5050封装的元器件中，构成一个完整的外控像素点。● 内置信号整形电路，任何一个像素点收到信号后经过波形整形再输出，保证线路波形畸变不会累加。● 内置上电复位和掉电复位电路。● 每个像素点的三基色颜色可实现256级亮度显示，完成16777216种颜色的全真色彩显示，扫描频率不低于400Hz/s。● 串行级联接口，能通过一根信号线完成数据的接收与解码。
基于FPGA的8*8点阵滚动汉字显示
04-01
本人的EDA实习报告，包括源程序，能滚动显示汉字
ESP32学习日记:(2)驱动WS2812b
SpacePotato的博客
01-29 1046
esp-idf的文档很大一部分都是英文的，例程里的注释也是，阅读起来比较缓慢，但是也能理解。今天浪费了大量时间去实现ns级别的延时函数，看来得去熟悉一下ESP32上已经有的所有外设，以防再次踩坑。
FPGA学习——驱动WS2812B
m0_51703925的博客
12-14 7231
fpga驱动ws2812b
WS2812全彩RGB驱动方法
weixin_44678052的博客
12-22 6819
买了一个圆形的WS2812模块玩玩，特来总结一下驱动方法，感觉对比于普通的RGB灯来说，还是有点不一样的。踩了一些坑，也在此列出。
ESP8266--Arduino开发（驱动WS2812B）
贝勒里恩的博客
11-17 3915
WS2812是一个集控制电路与发光电路于一体的智能外控LED光源，外型与5050LED灯珠相同，每个灯珠都是一个像素点。像素点内包含数字接口、数据锁存、信号整形放大驱动电路，还包含高精度的内部振荡器和12V高压可编程定电流控制部分。
STM32F 驱动WS2812B (2) PWM+DMA
网布的世界
04-29 4321
STM32F412通过TIM PWM DMA方式驱动WS2812B一、基本思路STEP1：STEP2：二、实现1.配置CUBEMX2.配置DMA3.配置GPIO口4.修改工程三、验证1.抓取0 code波形2.抓取1 code波形3.验证发送脉冲个数以及时间一些想法部分关键代码 一、基本思路 原理说明在《STM32F 驱动WS2812B (1) IO口》已经说明 STEP1： 实现逻辑1跟逻辑0的脉冲，这里用PWM修改占空比方式实现。 STEP2： 将数据通过DMA发送到TIM外设，发送前面80us的低电
FPGA驱动RGB灯带WS2812B
05-21
FPGA驱动RGB灯带WS2812B 工程文件
用于FPGA的Verilog语言LED点阵
05-30
用于FPGA的Verilog语言LED点阵 内涵引脚图
WS2812驱动程序（SPI+DMA）
10-28
STM32通过硬件SPI+DMA方式驱动WS2812灯珠的驱动程序，其中移植了Adafruit_NeoPixel库函数可以实现多种显示效果。main函数中保留了各种样式的测试函数，只需在头文件中配置灯珠个数，将控制引脚接到PA7即可。目前测试过程中未发现明显bug，若有问题欢迎指出！
led-display:ws2812自定义尺寸矩阵
04-08
ESP32控制器和ws2812b led灯带项目。 控制方式 目前，计划是： :check_mark_button: 通过COM端口 :check_mark_button: :black_square_button: 通过BLE 特效 :check_mark_button: 彩虹 :check_mark_button: 平滑...
AD9851 FPGA程序及手册_fpga_verilog_FPGA驱动ad芯片_AD9851_
09-29
DDC芯片AD9851的FPGA驱动代码及手册
【单片机笔记】关于RGB彩灯WS2812B的驱动
热门推荐
冯宇的博客
08-11 2万+
前段时间做了个88颗灯珠的原形灯板，分别用stm8s003和n76e003写了底层驱动， 根据手册要求代码如下： STM8S003 #include "fy_ws2812b.h" /* 此代码针对stm8s003平台 @16M 灯的性质决定，需要一次性刷新，比如16个灯就必须一次性刷新16个， 而不能一个一个中间有间隔的刷新，这样就只有一地个灯亮， 如果需要花样把不需要亮的...
使用STM32单片机驱动WS2812B【外设篇】
刘老刘的博客
11-15 2112
注：带三角形的一头是VSS rgb.c文件 rgb.h文件 END~~
Verilog HDL——LED流水灯工程&LED点阵显示
akadiao的博客
09-28 3335
根据8位LED灯与EPM240引脚I/O对应关系。
fpga驱动ws2812b
07-27
FPGA驱动WS2812B是一种常见的任务。要实现这个，你可以使用一个FPGA IO引脚来控制WS2812B的数据线。下面是一个简单的步骤来实现驱动： 1. 确定FPGA的IO引脚：选择一个合适的IO引脚来控制WS2812B的数据线。确保该引脚支持输出功能。 2. 编写驱动代码：使用硬件描述语言（如Verilog或VHDL）编写一个驱动模块。该模块应该能够生成符合WS2812B通信协议的数据。 3. 生成WS2812B通信协议：WS2812B是一种基于时间的通信协议。根据WS2812B的规格书，生成正确的时序信号来控制数据传输。 4. 驱动数据传输：使用FPGA IO引脚将生成的数据发送到WS2812B的数据线上。确保正确的时序和电平转换。 5. 控制：使用适当的逻辑和时钟控制来生成WS2812B需要的时序和数据。 需要注意的是，具体实现细节可能会因不同的FPGA平台和开发工具而有所不同。你需要参考相关文档和规格书来确保正确实现驱动。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值