- 博客(5)
- 收藏
- 关注
RSS订阅原创 P6 用verilog描述支持 MIPS-C3 指令集的较为复杂的流水线 CPU的学习笔记和总结
1 教程中的设计要求和测试说明1.1 设计要求 处理器应支持 MIPS-C3 指令集。 MIPS-C3={LB、LBU、LH、LHU、LW、SB、SH、SW、ADD、ADDU、 SUB、 SUBU、 MULT、 MULTU、 DIV、 DIVU、 SLL、 SRL、 SRA、 SLLV、 SRLV、SRAV、AND、OR、XOR、NOR、ADDI、ADDIU、ANDI、ORI、 XORI、LUI、SLT、SLTI、SLTIU、SLTU、BEQ、BNE、BLEZ、BGTZ、 BL...
2021-12-23 13:39:45
1037
原创 P5 用verilog描述流水线CPU的学习笔记和总结
verilog惯例：记得给reg型变量（计数器等）初始化和清零哦！1 从单周期到流水线1.1 单周期和流水线的区别 不难发现，单周期CPU在任何一个时间点都只有一条指令在运行。当上一条指令完成了取指令、取操作数和译码、执行、访存、回写等步骤之后，下一条指令才会开始运行。而流水线CPU为了加快指令运行效率，在同一个时间点会有若干条指令在运行。 所以，我们不难发现，因为同时有若干条指令在运行，所以模块的输出信息（比如GRF的输出可能是这几条指令中某一条的）无法保存，就会乱套。所以我们将一
2021-12-09 11:05:40
2389
原创 P4 用verilog描述单周期CPU的学习笔记和总结(基于P3)
又见到verilog了，verilog一定要记得初始化和清零啊！！！1 教程中的设计和测试说明1.1 基本思路 在 P3，小编已经使用 Logisim 工具设计出了 MIPS 单周期处理器的电路图。在P4，小编要做的是完成从 Logisim 电路到 Verilog 代码的映射。用verilogHDL语言描述单周期CPU电路。 1.2 设计要求 支持的指令集：{addu, subu, ori, lw, sw, beq, lui, jal, jr,nop} 支持同步复位
2021-11-26 19:39:19
2203
2
原创 P3 用Logisim搭建单周期CPU学习总结
1 教程中的设计与测试说明经过因为没有好好读教程和题目说明导致P2挂了前车之鉴，小编决定好好阅读教程。1.1 32位处理器 32位指的是数据宽度，包括GRF里面的寄存器的位宽，指令的位宽，主存储器保存数据的位宽 1.2 什么是有效行为 NPC的计算 对DM的操作 对GRF的操作 1.3 PC的单位 PC的计数单位是byte 1 byte=8 bit，1 word=4 byte IM和DM的一个存储单位是1 word 所以..
2021-11-19 23:14:31
3392
原创 P2 MIPS总结
关于评测机和MARS的行为区别 注意!因为评测机的行为和MARS有一些区别，你需要注意以下事项。 如果你采取每次读入一个字符的系统调用（$v0=12）来读入数据,那么我们保证你不会读入到任何换行符。如果你采取这种方式输入，那么对于样例，你可以在MARS中首先手动输入5，打回车，然后手动在一行之中输入abbdl。 如果你采取一次读一行的系统调用（$v0=8），那么你读入的每行有一个小写字母以及行尾的一个换行符。 在使用$v0=8的时候，只需要让$a1=2，禁止考虑mars自
2021-11-11 20:10:09
805
3
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人