嚣张可乐-CSDN博客

原创单周期MIPS CPU(处理器)的设计

MIPS CPU(处理器)的设计一、MIPS指令1.指令格式1.1 R型指令（1）R型指令格式000000 (op)RsRtRdshamtfunct6bits5bits5bits5bits5bits6bits注意：该类型指令操作数和保存结果均通过寄存器进行。操作含义op操作码，所有R型指令都全为0rs寄存器编号，对应第一个源操作数rt寄存器编号，对应第二个源操作数rd寄存器编号，保存结果shamt

2022-01-20 10:41:06 13694 1

原创 Verilog HDL 基础

Verilog HDL 基础一.Verilog 的基本概念1. 硬件描述语言HDL1.1 特点：描述电路的连接、描述电路的功能、在不同抽象级上描述电路、描述电路的时序、表达具有并行性1.2 形式Verilog 和 VHDL2、自顶向下设计的基本概念模块（module）是Verilog的基本描述单位，用于描述某个设计的功能或结构及与其他模块通信的外部端口。模块内容是嵌在module和endmodule两个语句之间。每个模块实现特定的功能，模块可进行层次的嵌套

2022-01-17 10:08:44 4987

Verilog HDL 基础.md

2022-01-17

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 单周期MIPS CPU(处理器)的设计

原创 Verilog HDL 基础

Verilog HDL 基础.md

空空如也

原创单周期MIPS CPU(处理器)的设计