XR20M1170实现FPGA 的SPI/IIC转UART

最近基于FPGA实现UART通讯，因为项目中UART的各项参数需要可配置，使用verilog直接实现一个UART会麻烦一些，稳定性也会降低，因此使用了更为方便的方案，FPGA加上一块SPI/IIC转UART的硬件芯片，目前这种芯片有很多，国产的沁恒、国外的NXP厂商都有生产，功能也大同小异。我本次使用的是XR20M1170，硬件制版完成才发现官网给的手册没有寄存器配置流程图，给了一份源程序，是linux的驱动模块文件，网上用的人好像很少，无奈，最终经过一番折腾终于实现了FPGA的操作配置，使用MCU应该更为简单些，接下来将配置流程和经验分享给大家。

一、关于硬件：

值得一提的是，片选CS管脚一定要和主设备链接起来，我开始是硬件拉低的，直接导致SPI始终无响应，最终在手册里发现CS管脚是施密特触发的，意味着必须在硬件复位完成后使用IO控制CS边沿触发才能有效，相关说明如下所示：

其他部分硬件没有特别之处，按照说明链接即可

二、关于寄存器：

看手册里的寄存器列表，会发现寄存器地址是有重复的，但是问题不大，仔细看列表后面还有一个“COMMENTS”的说明，使用这个“条件”可以区分地址相同的寄存器，详细内容看下图所示：

详细的寄存器说明，手册里描述的比较清楚，这里不一一介绍，只介绍几个重要的寄存器，

1. LCR寄存器，这个寄存器就是“COMMENTS”里面需要配置的寄存器之一，配置寄存器寻址时一定要先确认它的值是否合适，必要时可以读出来查看。
2. DLL 、DLM 、DLD 寄存器 这三个寄存器是配置波特率的寄存器，DLM和DLL是分频整数部分，DLD是小数部分。
3. LCR寄存器，这个寄存器是配置串口参数的，例如数据位，校验位，停止位等参数。

关于寄存器就先介绍这么多，其他的看手册就好，有些需要设置有些则未必。

三、关于工作模式

芯片可以分为两种模式，一种是FIFO模式，一次接收很多，可以配置中断阈值，另一种是每次接收或发送一个字节模式，收发每个字节就会有一个中断触发。

我使用的是FPGA，FPGA是硬件的，不会出现CPU分时复用的问题，因此我没有使用FIFO模式，而是在FPGA中自行例化了一个FIFO，对于使用MCU的小伙伴，还是建议使用FIFO模式，以防止数据丢失。

四、配置流程

因为FPGA的SPI verilog 代码都大同小异，这里就直接把寄存器配置列表贴出来，对于使用MCU的小伙伴，也是直接可以参考移植的

 16'h7008;           //REG014 
 16'h7000;           //REG014  
 16'h18BF;           //REG03    LCR
 16'h1010;           //REG02    EFR
 16'h2000;           //REG02    XON1
 16'h2800;           //REG02    XON2
 16'h3000;           //REG02    XOFF1
 16'h3800;           //REG02    XOFF2
	 
 16'h7000;                   //REG015
 16'h1880;                   //REG03    数据位 停止位 校验位 
 {8'h00,DL_R[7:0]};          //REG00    DLL   波特率     这里是可配置的
 {8'h08,DL_R[15:8]};         //REG01    DLM	           这里是可配置的
 16'h1000;                   //REG02    DLD
	
 16'h1800;          //REG03    数据位 停止位 校验位    
 16'h0801;          //REG01    IER
 16'h1000;          //REG02    FCR
 16'h2000;          //REG04   MCR
 16'h3000;          //REG04   TCR
 16'h3800;          //REG04   TLR
 16'h4000;          //REG04   TXLVL
 16'h4800;          //REG04   RXLVL
	 
 {8'h18,LCR_R};     //REG03    数据位 停止位 校验位    这里是可配置的

关于XR20M1170就分享到这里吧！
可以关注我，或者私信给我！