计算机体系知识

计算机体系知识

数据表示与校验码

一、数据表示

各种数据在计算机中表示的形式称为机器数，特点是数的符号用0、1表示。

机器数分为无符号数和带符号数：

​ 无符号数表示正数。

​ 对于带符号数，机器数的最高位表示正负符号位。带符号的机器数可以采用原码，反码，补码，移码等编码方法。

机器数的这些编码方法称为码制。

1 原码、反码、补码和移码

（1）原码

机器数最高位为符号位 0正号，1负号，余下各位是数的绝对值。零有两个编码，【+0】原 = 00000000，【-0】原=10000000.

优点：数的真值和它原码之间的对应关系简单，相互转换容易，用原码实现乘除运算规则简单；

缺点：用原码实现加减运算很不方便

（2）反码

~~

正数不变，负数除符号位按位取反

【+0】反 = 00000000，【-0】反=11111111

（3）补码

~~

正数不变，负数除符号位按位取反最低位再+1

【+0】补= 00000000，【-0】补=00000000

（4)移码

移码（又叫增码或偏置码）通常用于表示浮点数的阶码，其表示形式与补码相似，只是其符号位用“1”表示正数，用“0”表示负数，数值部分与补码相同

移码的定义：设由1位符号位和n位数值位组成的阶码

则[X]移=2n-1 + X（-2n-1≤X<2n-1）

2 定点数和浮点数

（1）定点数

小数点位置不变的数

小数点位置常用的两种约定方式：定点整数 定点小数

（2）浮点数

小数点位置固定不变的数

可以表示更大范围的数

表示方法：N = M*R^E

M 尾数，决定浮点数的精度；R基数；E阶码，指出了小数点的位置

（3）工业标志IEEE754

二、校验码

校验码：确保数据再传输过程中正确无误

码距：指一个编码系统中任意两个合法编码之间至少有多少个二进制位不同

1 奇偶校验

通过再编码中增加一位校验位来使编码中1的个数为奇数个（奇校验）或偶数个（偶数个），从而使码距变成2

奇校验：只可以检测出代码中奇数位出错的编码

常用的三种奇偶校验码：水平奇偶校验码、垂直奇偶校验码和水平垂直奇偶校验码

2 海明码

在数据位之间插入k个校验码，通过扩大码距来实现检错和纠错。

设数据位是n位，校验位为k位，则必须满足2^k-1>=n+k

3 循环冗余校验码（CRC）

广泛应用于数据通信领域和磁介质存储系统中

利用多项式为k个数据为产生r个校验位来进行编码，其编码长度为k+r。

循环冗余校验码又称为（n,k)码，采用模2运算

校验码是由信息码（数据位）产生，校验码位数越长，该代码校验能力越强

计算机系统硬件组成

一、计算机系统硬件的基本组成

计算机系统基本硬件由 运算器、控制器、存储器、输入设备、输出设备五大部件组成。

运算器、控制器等部件被集成在一起称为中央处理单元（CPU），cpu是硬件系统的核心，用于数据的加工处理，完成各种算术、逻辑运算和控制功能。

存储器是计算机系统中的记忆设备，分为内部存储和外部存储。前者速度高、容量小，一般存放临时数据;后者容量大、速度慢，可长期保存数据。

输入设备和输入设备合称外部设备（外设）输入设备用于输入原始数据及各种命令，输出设备用于输出计算机运行结果。

二、中央处理单元

1 CPU的组成

CPU由运算器、控制器、寄存器和内部总线等部件组成，主要功能有指令控制、操作控制、时间控制和数据加工。

（1）运算器

运算器由算术逻辑单元（ALU）、累加寄存器、数据缓冲 寄存器和状态条件寄存器组成。运算器由控制器发出的控制型号指挥。

功能：a 执行所有的算术运算，如加、减、乘、除等基本运算以及附加运算

​ b 执行所有的逻辑运算并进行逻辑测试，如与、或、非、零值测试或两值比较等。

（1）算术逻辑单元。ALU是运算器的重要组成部件，负责处理数据，实现对数据的算术运算和逻辑运算。

（2）累加寄存器（AC）。AC通常称为累加器，它是一个通用寄存器。功能是当运算器的算术逻辑单元执行算术或逻辑运算时，为ALU提供一个工作区。

（3）数据缓冲寄存器（DR）。在对内部存储器进行读写操作时，用DR暂存由内存储器读写的一条指令或一个数据字，并将不同时间段内读写的数据隔离开。

（4）状态条件寄存器（PSW）。保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码和内容。主要分为状态标志和控制标志。

（2）控制器

控制整个CPU的工作，不仅要保证程序正确执行，而且能够处理异常事件。

控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。

（3) 寄存器组

分为专用寄存器和通用寄存器。运算器和控制器中的寄存器就是专用寄存器，作用固定。

2 多核CPU

核心（Die）又称为内核,是CPU最重要的组成部分。多核即在一个芯片上集成俩个甚至多个处理器内核，其中每个内核都有自己的逻辑单元、控制单元、中断处理器、运算单元，一级Cache、二级Cache共享或独有，其部件的完整性和单核处理器相比完全一致。

存储系统

一、存储器的层次结构

计算机的三层存储体系:高速缓冲（Cache）、主存储器（MM）和辅助存储器（外部存储器）

二、存储器分类

1 按位置分

内存（主存）:用来存储当前运行所需要的程序和数据，速度快、容量小。

外存（辅存）：用来存储当前不参与运行的数据，容量大但速度慢。

2 按材料分

磁存储器：用磁介质做成，如磁芯、磁泡、磁盘、磁带。

半导体存储器：根据所用元件又可分为MOS型两类；根据是否需要刷新又可分为静态和动态两类。

光存储器：由光学、电学和机械部件等组成，如光盘存储器。

3 按工作方式分类

读写存储器：既能读取数据也能存入数据的存储器

只读存储器：根据数据写入方式，又可细分为固定只读存储器、可编程只读存储器、可擦除可编程只读存储器、电擦除可编程只读存储器和闪速存储器。

4 按访问方式分类

按地址访问存储器

按内容访问存储器

5 按寻址方式分类

随机存储器（RAM）:对任何存储单元存入或读取数据，访问任何一个存储单元的时间都是相同的。

顺序存储器（SAM）:访问数据所需要的时间与数据的存储位置有关，磁带是典型的顺序存储器。

直接存储器（DAM):介于随机存储和顺序存储之间的一种寻址方式。磁盘是一种直接存储器，它对磁道的寻址是随机的，而在一个磁道内，则是顺序寻址。

三、相联存储器

相联存储器是一种按内容访问的存储器。

工作原理：把数据或数据的一部分作为关键字，将管家字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据。

相联存储器可用在高速缓冲存储器中，在虚拟存储器中用作段表、页表或块表存储器，还可以用在数据库和知识库中。

四、高速缓存（Cache）

高速缓存是位于CPU和主存之间的高速存储系统。可以提高存储器的平均访问速度，使存储器的速度与CPU的速度相匹配。

Cache的存在对程序员是透明的。其地址变换和数据库块的替换算法均由硬件实现。

特点：容量小、速度快、成本高

1 Cache的组成

Cache由两部分组成：

​ (1) 控制部分:判断CPU要访问的信息是否在Cache存储器中，若在即命中，若不则没有命中。命中时直接对Cache存储器寻址；未命中时，要按照替换原则，决定主存的某一块信息放到Cache的哪一块中。

​ (2)Cache存储器部分：用来存放主存的部分复制信息。

2 Cache中的地址映像方法

把主存中的地址映射成Cache存储器中的地址

（1）直接映像：主存中的块与Cache中的块的对应关系固定

地址变换很简单，但灵活性差

（2）全相联映像：主存中任一块可以调入Cache的任一块的空间。

优点：主存的块调入Cache的位置不受限制，十分灵活；

缺点：无法从主存块号中直接获得Cache的块号，变换比较复杂，速度比较慢。

（3）组相联映像：是上述两种的折中，具体做法是将Cache中的块再分组。组采用直接映像的方法而块采用全相联映像方法。

3替换算法

选择替换算法的目的是使Cache获得最高的命中率。

随机替换（RAND)算法：用随机数发生器产生一个要替换的块号，将该块替换出去。

先进先出（FIFO）算法：将最先进入的Cache信息块替换出去。

近期最少使用(LRU)算法：将近期最少使用的Cache中的信息块替换出去。这种算法较FIFO要好些，但也不能保证过去不常用的将来也不常用。

优化替换（OPT）算法：先执行一次程序，统计Cache的替换情况。有了这样的先验信息，在第二次执行该程序时便可以采用最高效的方式来替换，达到最优目的。

4 Cache的性能分析

五、虚拟存储器

六、外存储器

外存储器用来存放暂时不用的程序和数据，并以文件的形式存储。CPU不能直接访问外存中的程序和数据，将其以文件为单位调入主存后方可访问。

外存由磁表面存储器（磁带、磁盘）及光盘存储器构成。

1 磁盘存储器

磁盘存储器由盘片、驱动器、控制器和接口组成。

盘片用于存储信息；驱动器用于驱动磁头沿盘面径向运动以寻找目标磁道位置，驱动盘片以额定速率稳定旋转，并且控制数据的写入和读出；控制器接收主机发来的命令，将它转换成磁盘驱动器的控制命令，并实现主机和驱动之间格式的转换及数据的传送，以控制驱动器的读写操作；接口是主机和磁盘存储器之间的连接逻辑。

磁盘容量由有两种指标：一种是非格式化容量，指一个磁盘所能存储的总位数；另一种是格式化容量，它是指各扇区中数据容量的总和。

计算公式如下：

2 光盘存储器

（1)根据性能和用途，光盘存储器可分为只读型光盘、只写一次型光盘和可擦除型光盘。

（2)光盘存储器的组成及特点

光盘存储器由光学、电学和机械部件组成。特点是记录密度高，存储容量大，采用非接触式读写信息，信息可长期保存，采用多通道记录时数据传输率可超过200MB/s，制造成本低，对机械结构的精度要求不高，存取时间较长。

七、磁盘阵列技术

输入/输出技术

一、常见的内存与接口的编址方式

1 内存与接口地址独立的编址方法

内存地址与接口地址完全独立且相互隔离，在使用中 内存用于存放程序和数据，而接口用于寻址外设。

优点：在编程序和读程序时易使用和辨认；

缺点：用于接口的指令太少，功能太弱。

2 内存与接口地址统一编址的方法

内存地址和接口地址统一在一个公共的地址空间，在这些地址空间里将一些地址分配给接口使用，剩下的归内存使用。

优点：用于内存的指令全部都可以用于接口；

缺点：整个地址空间被分为两部分，可能会导致内存地址不连续；用于内存的指令和用于接口的指令完全一样，在读程序时要根据参数定义表仔细加以辨认。

二、CPU与外设之间的数据传送方式

1 直接程序控制方式

直接程序控制方式是指在完成数据的输入/输出中，整个输入/输出过程是在CPU执行程序的控制下完成。这种方式还可以分为以下两种。

（1）无条件传送方式：无条件的与CPU交换数据

（2）程序查询方式：先通过CPU查询外设状态，准备好之后再与CPU交换数据。

​ 缺点：1.降低了CPU的效率；2.对外部的突发事件无法做出实时响应

​ 优点：思想易于理解，实现方式容易。

2 中断方式

中断方式利用中断机制，是I/O系统与外设交换数据时，CPU无需等待，也不必查询I/O状态，即可抽身出来处理其它任务，因此提高了系统效率。

（1)中断处理方法。

中断处理方法有中断信号线法、中断软件查询法、菊花链法、总线仲裁法及中断向量表法。

（2）中断优先级控制。

在进行优先级控制时要解决以下两种情况：

a. 当不同优先级的多个中断源同时提出中断请求时，CPU应优先响应优先级最高的中断源。

b 当CPU正在为某一个中断源服务时，若有更高优先级的中断源提出中断请求，CPU应能暂时中断正在执行的中断服务程序而去执行优先级更高的中断源服务，服务结束后再回到原先被中断的优先级较低的中断服务程序继续执行。

3 直接存储器存取方式

直接存储器存取（DMA）方式是在存储器与I/O设备间直接传送数据，即在内存与I/O设备之间传送一个数据块的过程，不需要CPU的任何干涉，是一种完全由DMA硬件完成I/O操作的方式。

4 输入/输出处理机

输入/输出处理机（IOP）是一个专用处理机，用于完成主机的输入/输出操作。IOP根据主机的I/O命令，完成对外设数据的输入/输出。它的数据传送方式有三种：字节多路方式、选择传送方式和数组多路方式。

总线结构

一、总线的定义与分类

广义地将，任何连接两个以上电子元器件的导线都可以称为总线，通常分为以下三类：

（1）内部总线。用于芯片一级的互联，分为芯片内总线和元件级总线。芯片内总线用于集成电路芯片内部部分的连接，元件级总线用于一块电路板内各元器件的连接。

（2）系统总线。用于插件板一级的互连，用于构成计算机各组成部分（CPU、内存和接口等）的连接。

（3）外部总线。又称通信总线，用于设备一级的互连，计算机可以通过该总线和其它设备进行数据交换。

二、系统总线

三、外部总线

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-NWOs4UwK-1666452747740)(C:\Users\Doubeer\AppData\Roaming\Typora\typora-user-images\image-20221020214104203.png)]

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-M3ZW0mGm-1666452747741)(C:\Users\Doubeer\AppData\Roaming\Typora\typora-user-images\image-20221020214122726.png)]

指令系统

一、指令系统简介

指令系统指一个CPU所能够处理的全部指令的集合，是一个CPU的基本属性.

一条指令一般包括两部分：操作码和地址码。操作码指明操作的类型，地址吗主要指明操作数及运算结果存放的地址。

1 寻址方式

寻址指令中操作数的有效地址的方法称为寻址方式。常见的寻址方式有以下几种。

2 CISC和RISC

二、指令的流水处理

1 指令控制方式

指令控制方式有顺序方式、重叠方式和流水方式三种。

2 吞吐率和流水建立时间

可靠性与系统性能评测

一、计算机可靠性

二、计算机系统的性能评价