UVM实践 第一章

UVM实践

---

---

一、UVM是什么？

1、在IC设计流程中的位置

通常的IC设计是从一份需求说明书 开始的，从需求说明书开始， IC工程师会把它们细化为特性列表 。 设计工程师根据特性列表， 将其转化为设计规格说明书， 在这份说明书中， 设计工程师会详细阐述自己的设计方案， 描述清楚接口时序信号， 使用多少RAM资源， 如何进行异常处理等。 验证工程师根据特性列表， 写出验证规格说明书。 在验证规格说明书中， 将会说明如何搭建验证平台， 如何保证验证完备性， 如何测试每一条特性， 如何测试异常的情况

当设计说明书完成后， 设计人员开始使用Verilog（ 或者VHDL， 这里以Verilog为例） 将特性列表转换成RTL代码， 而验证人员
则开始使用验证语言（ 这里以SystemVerilog为例） 搭建验证平台， 并且着手建造第一个测试用例（ test case） 。 当RTL代码完