Makefile：自动化构建的魔法书

云吞云吐云

已于 2024-04-30 23:30:06 修改

阅读量604

点赞数 22

文章标签：自动化 linux 运维 ubuntu vim 笔记

于 2024-04-30 21:27:51 首次发布

本文链接：https://blog.csdn.net/weixin_52129797/article/details/138357008

版权

Makefile是一个特殊的文本文件，它包含了一系列的指令，这些指令告诉make工具如何编译和链接程序。它是构建自动化的核心，可以显著减少开发者在编译时需要执行的命令数量。

想象一下，你是一位厨师，需要按照食谱制作一道菜。食谱上列出了所需的食材和烹饪步骤。在编程的世界里，Makefile 就像这本食谱，它告诉计算机如何一步步编译和构建软件。

一、Makefile的基础知识

什么是Makefile？

Makefile 是一个特殊的文本文件，它包含了一系列的指令，这些指令告诉计算机如何生成程序。它由三个基本部分组成：

目标（Target）：你想创建的东西，比如一个可以运行的程序。
依赖（Dependencies）：目标需要的东西，通常是源代码文件。
规则（Rules）：如何从依赖生成目标的具体步骤。

一个简单的Makefile示例

假设我们要制作一个名为 program 的程序，它由两个源代码文件 main.c 和 utils.c 组成。

program: main.o utils.o
    # 这条命令会将 main.o 和 utils.o 链接成一个可执行文件 program
    gcc main.o utils.o -o program

main.o: main.c
    # 这条命令会编译 main.c 文件生成 main.o 文件
    gcc -c main.c -o main.o

utils.o: utils.c
    # 这条命令会编译 utils.c 文件生成 utils.o 文件
    gcc -c utils.c -o utils.o

在这个例子中，program 是最终的可执行文件，它是通过链接 main.o 和 utils.o 这两个目标文件来生成的。

如何运行Makefile？

要开始构建过程，只需在包含Makefile的目录下打开命令行，然后输入 make 并按下回车键。

二、Makefile的进阶知识

Makefile赋值语句

在Makefile中，赋值语句用于定义变量，这些变量可以是字符串、文件名、命令或者任何你想在Makefile中重复使用的值。

Makefile中的变量赋值运算符有四种，分别是=、:=、?=和+=， $符号表示取变量的值，当变量名多于一个字符时，使用"( )"。

= 表示延迟展开赋值，即变量的值是在使用时才确定，可能会受到后面的赋值影响。例如：

VAR_A = A
VAR_B = $(VAR_A) B
VAR_A = AA

那么最后VAR_B的值是AA B，而不是A B。

:= 表示直接赋值，即变量的值是在定义时就确定，不会受到后面的赋值影响。例如：
```
VAR_A := A
VAR_B := $(VAR_A) B
VAR_A := AA
```

那么最后VAR_B的值是A B，而不是AA B。

?=表示条件赋值，即只有当变量没有被赋值时，才使用等号后面的值作为变量的值。例如：
```
VAR ?=new_value
```
如果VAR在之前没有被赋值，那么VAR的值就为new_value，否则保持原来的值不变。
+= 表示追加赋值，即将等号后面的值追加到变量原来的值之后，形成一个新的值。例如，
```
VAR +=new_value
```
如果VAR在之前没有被赋值，那么VAR的值就为new_value，如果VAR在之前被赋值为old_value，那么VAR的值就为old_value new_value。

自动变量的深入理解

自动变量是Makefile中预定义的变量，它们自动地包含了目标和依赖文件的信息。这些变量极大地简化了编写规则的过程。

$@：代表目标文件的全名。比如，如果你的目标是program，那么$@就是program。
$^：代表所有依赖文件的列表，如果有多个依赖，它们会被空格分隔。如果依赖是main.o和utils.o，那么$^就是main.o utils.o。
$<：代表第一个依赖文件。如果依赖列表中的第一个文件是main.o，那么$<就是main.o。

这些自动变量可以用于编写更加通用和简洁的规则。例如，我们可以将编译目标文件的规则写成：

%.o: %.c
    $(CC) -c -o $@ $<

这里的%是一个模式，它代表任意的字符串。$(CC)是一个用户定义的变量，通常用于指定编译器，比如gcc。

清理构建文件的重要性

在开发过程中，我们经常需要编译源代码文件生成目标文件（如.o文件）。这些文件在最终生成可执行文件后通常是不需要的。因此，Makefile提供了一种方法来清理这些临时文件。

clean:
    rm -f *.o program

这个规则定义了一个名为clean的目标，当执行make clean时，它会删除所有的.o文件和最终的可执行文件program。这有助于保持项目的整洁，并确保在下一次构建时从头开始。

条件语句的灵活性

条件语句允许Makefile根据不同的情况执行不同的命令。这在需要根据不同的环境或配置来调整构建过程时非常有用。

ifeq ($(CC), gcc)
    CFLAGS = -Wall -pedantic
else ifeq ($(CC), clang)
    CFLAGS = -Wall -Wextra
endif

在这个例子中，如果CC变量的值是gcc，那么编译选项CFLAGS将包含gcc的特定选项。如果是clang，则使用clang的选项。

模式规则的强大功能

模式规则是Makefile中非常强大的一个特性，它允许你定义一个模板来匹配多个目标和依赖。

%.o: %.c
    $(CC) $(CFLAGS) -c -o $@ $<

这个规则可以匹配任何目标文件.o和它的源文件.c。$(CC)是编译器，$(CFLAGS)是编译选项，-c指示编译器生成目标文件，-o $@指定输出文件，$<是输入文件。

伪目标的实用性

伪目标不是文件，它们用于执行命令，不会生成任何文件输出。它们常用于组织Makefile中的命令和定义清理操作。

如果一个目标和一个实际文件同名，那么make会认为该目标已经是最新的，不需要重新生成，也不会执行其命令。通过将目标声明为伪目标，可以避免这种情况，强制执行其命令。

.PHONY: clean all

all: program
    # 构建程序的命令

clean:
    # 清理命令，删除所有构建文件
    rm -f *.o program

program: main.o utils.o
    # 链接命令，生成可执行文件
    $(CC) -o program main.o utils.o

.PHONY声明告诉make这些目标不是真实的文件，而是用来执行一系列命令的标签。