渣渣淇-CSDN博客

原创 ynq axi_dma ip核，S_AXIS_S2MM,M_AXIS_MM2S,M_AXI_MM2S和M_AXI_MM2S详解

在 Zynq 平台中，AXI DMA（Direct Memory Access）IP 核用于通过 AXI4 总线实现。其核心功能是减轻 CPU 负担，通过 DMA 直接搬运数据。

2025-05-05 10:31:38 454

原创 zynq sdk lwip 当目标缓冲区 `total_data` 的大小无法提前确定时，处理链式 `pbuf` 数据

当目标缓冲区total_data的大小无法提前确定时，处理链式pbuf数据的策略需要更加灵活。

2025-04-30 09:48:46 311

原创 `total_len` 变量如何与链式 `pbuf` 数据结构结合的详细解释

以下是关于 total_len变量如何与链式pbuftotal_lentotal_len是用户自定义的，主要用于在与pbuf链式结构交互时，记录已处理的累计数据长度，并确保数据完整性和安全性。

2025-04-30 09:29:58 578

原创对 `struct pbuf *current = p；` 的详细解释，及其在 lwIP 协议栈中的实际应用背景

对 `struct pbuf *current = p;` 的详细解释，及其在 **lwIP 协议栈** 中的实际应用背景

2025-04-30 09:14:37 383

原创在嵌入式系统中使用 lwIP 协议栈的 `tcp_write` 函数时，其核心逻辑和注意事项

需要平衡实时性、内存效率和数据可靠性，建议结合 lwIP 的状态机和回调机制进行设计。▶ 小数据包可能被暂时缓存（Nagle算法），等待后续数据合并或超时发送。是 lwIP 协议栈中用于将数据写入 TCP 发送缓冲区的函数，但。标志时，lwIP 会拷贝数据到内部缓冲区，内存安全但增加开销。数据滞留在缓冲区，需主动调用或依赖协议栈超时发送（效率低）。丢弃重要数据或进入死循环，应实现重试机制或流控。的可用空间会导致数据丢失，需自行分片处理。提示后续还有数据，延迟发送以合并报文。，需确保数据在发送前不被修改。

2025-04-29 10:40:48 282

原创在 Vivado SDK（或任何调试环境）中，变量在调试时出现有时可读、有时不可读的现象，通常由以下原因导致。以下是可能的原因及解决方案：

在 Vivado SDK（或任何调试环境）中，变量在调试时出现。的现象，通常由以下原因导致。

2025-04-25 11:19:41 336

原创 XSpiPs_PolledTransfer 和 XSpiPs_Transfer的区别

和是 Xilinx SPI 驱动中两个关键的数据传输函数，它们的核心区别体现在和上。

2025-04-23 10:47:52 282

原创 SPI（Serial Peripheral Interface）协议的四种模式

通过配置CPOL和CPHA，SPI可以灵活适配不同外设的时序要求。

2025-04-21 19:40:24 564

原创【编译时提示 conflicting types for 错误的解决办法】

在 C/C++ 编译过程中出现 “conflicting types for” 错误通常是由于类型声明不一致导致的。

2025-04-19 10:21:16 1116

原创基于 “lwIP TCP Perf Server” 模板的详细开发指南，包含代码解析、配置优化和性能测试方法

以下是基于。

2025-04-15 10:33:03 304

原创在 Xilinx SDK（Vivado 2018.3）中，`XSpiPs_Transfer` 和 `XSpiPs_PolledTransfer`的区别

轮询模式会独占 CPU，中断/DMA 模式需注意共享资源的同步（如缓冲区访问）。适用于简单场景（如初始化配置、低速单次传输），代码简单但会阻塞 CPU。使用，适合高性能、多任务系统（如实时操作系统 FreeRTOS）。在 Xilinx SDK（Vivado 2018.3）中，启用中断或 DMA，并注册中断处理函数。的两个不同函数，主要区别在于。或错误码），确保传输完成状态。若有其他问题，欢迎继续提问！

2025-04-15 10:24:10 273