自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(0)
  • 收藏
  • 关注

空空如也

蓝桥杯EDA设计训练资源包

蓝桥杯上一年的训练资源包, 用于在蓝桥杯EDA赛项中训练的,以上资源包简单,而且有往年试题,以及答案,便于自己完成后核对答案

2022-12-03

基于FPGA的数字电子时钟设计

本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计,该设计具备时间显示,准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作,然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合,通过后下载到正点原子新启点开发板上,在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒(采用24小时进制); 2、具有按键校时功能,对小时和分单独校时,对分校时时,停止向小时进位; 3、具有闹钟功能,闹钟铃声为自主设计的用蜂鸣器发出的声音; 4、通过按键设置闹钟功能,且自动停闹和手动操作停闹; 5、其它创意设计:增加闹钟模式开启指示灯和闹铃提示灯;可以作为秒表使用。

2022-12-03

基于FPGA的数字电子时钟

基于FPGA的数字电子时钟,采用verilog语言编写,引脚已经设置好,直接运行上传即可使用。本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计,该设计具备时间显示,准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作,然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合,通过后下载到正点原子新启点开发板上,在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒(采用24小时进制); 2、具有按键校时功能,对小时和分单独校时,对分校时时,停止向小时进位; 3、具有闹钟功能,闹钟铃声为自主设计的用蜂鸣器发出的声音; 4、通过按键设置闹钟功能,且自动停闹和手动操作停闹; 5、其它创意设计:增加闹钟模式开启指示灯和闹铃提示灯;可以作为秒表使用。

2022-12-03

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除