- 博客(3)
- 收藏
- 关注
原创 FPGA IP PLL 实验 Instantiation of ‘ip_pll‘ failed. The design unit was not found
modelsim运行仿真时,出现Instantiation of 'ip_pll' failed. The design unit was not found问题,可能是modelsim中没有添加顶层文件,导致实例化失败。解决办法:在modelsim中添加rtl文件中的ip_pll.v文件,再重新仿真编译一次,错误消失。
2023-05-04 20:11:57
560
1
原创 FPGA 数码管的静态显示
若我们一次输入的数据超过 8bit,那么后面的数据就会通过 Q7S 端口输出,此时我们可以将该接口接到另一片74HC595 芯片的串行输入端(级联),这样数据就会随着脉冲依次移位到另一片 74HC595芯片上。需要注要的是它是一个移位寄存器,也就是说当下一个脉冲(时钟上升沿)到来时,上一个脉冲移入的数据就会往下移动一位。如果我们串行输入 8bit 数据,8bit 数据输入完之后,那么第一位输入的数据将会移动到最后面。们输入的 14 位串行输入数码管信号的前六位就会在第二片就行输出。的数据会被锁存起来。
2023-05-03 15:10:20
967
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人