- 博客(1)
- 收藏
- 关注
原创 HDLBits 习题练习
Modules:Hierarchy Modules and vectors module top_module ( input clk, input [7:0] d, input [1:0] sel, output [7:0] q ); wire [0:7]q0,q1,q2; my_dff8 my_dff8_1(.clk(clk),.d(d),.q(q0)); my_dff8 my_dff8_2(.clk(clk),.d...
2022-06-21 11:58:51 147 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人