零小唬的博客

Verilog HDL有两大类数据类型：线网类型和寄存器类型线网类型（nets type）表示Verilog结构化元件间的物理连线。它的值由驱动元件的值决定，例如连续赋值或门的输出。如果没有驱动元件连接到线网，线网的缺省值为z。寄存器类型（register type）表示一个抽象的数据存储单元，它只能在always语句和initial语句中被赋值，并且它的值从一个赋值到另一个赋值被保存下来。寄存器类型的变量具有x的缺省值。（1）线网类型（nets type）线网类型包含多种类的线网子类型，其中wir

整型整数的书写格式为：<位宽>’ <进制> <数字>位宽为对应二进制数的宽度，数字是基于进制的数字序列。常用的进制有：二进制（b或B）；十进制整数（d或D）；十六进制整数（h或H）；八进制整数（o或O）；例：8’b11000101　//位宽为8位的二进制数110001013’o6　　　　//位宽为3位的八进制数68’ha3　　　 //位宽为8位的十六进制数a34’D3　　　　//4位十进制数3108　　　　 //代表十进制数108

Verilog HDL语言要素Verilog HDL的基本要素，包括标识符、空白符、注释、数值和字符串、数据类型及运算符等。标识符Verilog HDL中的标识符（identifier）可以是任意一组字母、数字、$符号和_（下划线）符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。以下是标识符的几个例子：Count；COUNT //与Count不同；_R1_D2；R56_68；FIVE$。另外还有转义标识符（escaped identifier），可以在

逻辑功能的几种基本描述方法1.数据流描述（用“assign”连续赋值语句）数据流描述方式类似于布尔方程，既含有逻辑单元的结构信息，又隐含地表示某种行为。“assign”语句一般用于组合逻辑的赋值，称为持续赋值方式。这种方法简单，只需将逻辑表达式放在关键字“assign”后即可。如：assign F=～((A&B)|(C&D))。2.结构描述结构描述是通过实例进行描述的。将Verilog 预定义的基元实例嵌入到语言中，监控实例的输入，一旦其中任何一个发生变化，便重新运算并输出。在Ver

Verilog HDL硬件描述语言程序基本结构Verilog HDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间进行外部访问设计，包括模拟的具体控制和运行。Verilog语言程序的模块Verilog语言的基本描述单位是模块，以模块集合的形式来描述数字系统。其中每一个模块都有接口部分，用来描述与其他模块之间的连接。模

按位操作符、归约操作符、移位操作符

循环语句

多路选择器

三人表决电路

算术操作符、逻辑运算符、位拼接运算符

电路功能描述方式——数据流方式

Verilog中的常量、变量与数据结构-第2关-变量

阻塞赋值与非阻塞赋值的使用原则

Verilog模块的结构

Verilog中的常量、变量与数据结构-第3关-块语句

Verilog中的常量、变量与数据结构-第4关-阻塞赋值和非阻塞赋值

阻塞赋值

非阻塞赋值

电路功能描述方式——结构方式

关系操作符、相等关系操作符、条件操作符

电路功能描述方式——行为方式

Verilog中的常量、变量与数据结构-第1关：常量