数字电路与逻辑设计
文章平均质量分 65
amjt_zhao
这个作者很懒,什么都没留下…
展开
-
数字电路与逻辑电路——03Verilog HDL基本语法于C语言的异同
目录38译码器 595函数名-见名知意端口列表端口列表于C的区别其余变量的声明inputoutputinout 既可以输入、输出(实际中并不希望使用)变量net 网线型wire型最常用 (高中物理实验型的线路 无存储功能)无符号数register 寄存器类型reg 和 integer声明标量向量数组???注:不代表必将综合成物理(硬件)寄存器!—— 有存储的通常于时序有关、时钟常量parameter 参数assign 线连接,没有存储功能,直接出结构initial原创 2021-10-14 21:41:12 · 631 阅读 · 0 评论 -
数字电路与逻辑设计——00绪论
一、什么是数字电路冯诺依曼计算机体系结构可编程和并行技术的发展趋势二、什么是逻辑设计2.1 逻辑设计语言发展ABEL语言程序段示例VHDL语言程序段示例Verilog HDL语言程段示例2.2 Verilog HDL语言基本要素注意点:大小写敏感所有关键字须小写空格用于增加可读性分号是语句终结符时序规范用于仿真逻辑电路与系统设计流程2.3 可编程逻辑器件概述2.3.1 PLD概述PLD:可编程逻辑器件 - 可编程:执行功能“可且必须”由原创 2021-10-07 15:34:45 · 318 阅读 · 0 评论