![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电路与逻辑设计
文章平均质量分 65
amjt_zhao
这个作者很懒,什么都没留下…
展开
-
数字电路与逻辑电路——03Verilog HDL基本语法于C语言的异同
目录 38译码器 595 函数名-见名知意 端口列表 端口列表于C的区别 其余变量的声明 input output inout 既可以输入、输出(实际中并不希望使用) 变量 net 网线型 wire型最常用 (高中物理实验型的线路 无存储功能) 无符号数 register 寄存器类型 reg 和 integer声明 标量 向量 数组 ???注:不代表必将综合成物理(硬件)寄存器!—— 有存储的通常于时序有关、时钟 常量 parameter 参数 assign 线连接,没有存储功能,直接出结构 initial原创 2021-10-14 21:41:12 · 652 阅读 · 0 评论 -
数字电路与逻辑设计——00绪论
一、什么是数字电路 冯诺依曼计算机体系结构 可编程和并行技术的发展趋势 二、什么是逻辑设计 2.1 逻辑设计语言发展 ABEL语言程序段示例 VHDL语言程序段示例 Verilog HDL语言程段示例 2.2 Verilog HDL语言基本要素 注意点: 大小写敏感 所有关键字须小写 空格用于增加可读性 分号是语句终结符 时序规范用于仿真 逻辑电路与系统设计流程 2.3 可编程逻辑器件概述 2.3.1 PLD概述 PLD:可编程逻辑器件 - 可编程:执行功能“可且必须”由原创 2021-10-07 15:34:45 · 328 阅读 · 0 评论