计算机组成 机构化方法 笔记 持续更新中——

系列文章目录

计算机组成结构化方法笔记

第三章：数字逻辑层 内存 cpu 总线

文章目录

• 系列文章目录
• 前言
• 一、内存
  • 1.1锁存器
  • 1.2触发器
  • 1.3寄存器
• 二、总线
  • 1.1总线分类
  • 1.2总线结构
  • 1.3总线时钟
  • 1.4总线仲裁
  • 1.5总线的性能指标
• 总结

---

前言

依据书籍《计算机组成 结构化方法》 

学习笔记记录

---

一、内存

1.1 锁存器

电平触发的存储单元 

SR锁存器

S,R两个输入信号 S作为设置锁存器 R作为重新设置锁存器

S/R= 1 时 为不稳定状态·

正常工作状态应遵守的约束条件、不允许出现遵守的约束条件

时钟SR锁存器

为了锁存器能只在某些特定的时间改变状态

给电路 增加一个时钟作为额外输入 通常为0 既 S R不管如何变换输出门 都为0

时钟D锁存器

为解决SR锁存器存在的不确定状态

 下面增加一个非门即总是与上面门输入的相反之 输入都为1的情况将永远不存在

当时钟信号为1时刻 D的当前值被储存到锁存器中

触发器（Flip-Flop，简写为 FF）---对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变

1.2触发器

触发器   ---对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变\

锁存器为电平触发 触发器为边沿触发

常用的D触发器

1.3寄存器

多个触发器组合构成寄存器 保存超过1位长的数据，CPU内部的临时存储单元，用来暂时存放数据和地址，也可参与算术逻辑运算。

指令寄存器IR、保存下一条指令地址的寄存器为程序计数器PC、用于存放存储器中数据和指令地址的寄存器是地址寄存器，存数据和指令的寄存器是数据寄存器

二、总线

手写简单记录（字迹飘逸）

1.1总线分类:

• 片内总线：芯片内部的总线
• 系统总线：计算机各部件之间的信息传输线（数据总线、地址总线、控制总线）
• 通信总线
• 用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信
• 传输方式：串行通信总线、并行通信总线。

1.2总线结构：

                          单总线结构：只有一条系统总线，所有部件通过系统总线接入。

                         

                           双总线结构：在单总线结构的基础上增加一条专用于CPU和主存之间之间的数据传送通路。

                          

                          三总线结构：在双总线的基础上再增加一条I/O总线。

1.3总线时钟：

根据时钟类型分为同步总线 异步总线

1.同步总线：

         指互联的部件或设备均通过统一的时钟进行同步，即所有的互联的部件或设备都必须使用同一个时钟（同步时钟），在规定的时钟节拍内进行规定的总线操作，来完成部件或设备之间的信息交换。

2.异步总线：

         指没有统一的时钟而依靠各部件或设备内部定时操作，所有部件或设备是以信号握手的方式进行，即发送设备和接受设备互用请求（request）和确认（acknowledgement）信号来协调动作，总线操作时序不是固定的。因此，异步总线能兼容多种不同的设备。

1.4总线仲裁：

1、基本概念

主设备 （模块）：对总线有控制权

从设备（模块）：响应从主设备发来的总线命令

2.总线仲裁的两种方式

       总线控制机构中设置有总线判优和仲裁控制逻辑，即按照一定的优先次序来决定哪个部件首先使用总线，只有获得总线使用权的部件，才能开始数据传送。

总线仲裁机制分为集中式和竞争式

集中式的单级菊链总线仲裁

 还有两级菊链总线仲裁：设备使用优先级由距离总线仲裁器的距离决定 近优先级高

另一种竞争式仲裁

1.5总线的性能指标：

• 总线宽度
• 数据线的根数
• 标准传输率
• 每秒传输的最大字节数（MBps）
• 时钟同步/异步
• 同步、不同步（跟异步的概念不同，有好几种方式不同步）
• 总线复用
• 地址线与数据线复用。“复用”减少芯片的管脚数
• 信号线数
• 地址线、数据线和控制线的总和
• 总线控制方式
• 突发、自动、仲裁、逻辑、计数
• 其他指标
• 负载能力（可以挂多少个I/O设备）

---

总结

内容依据《计算机组成 机构化方法》进行学习笔记 部分内容不在此书籍内

仅作学习参考使用

主要目的为记录学习过程  罗列大纲进行总结和巩固便于复习