- 博客(2)
- 收藏
- 关注
RSS订阅原创 FPGA开发4位串行数字开锁
设计一个4位串行数字密码锁，要求如下：开锁密码为4位二进制，当输入密码与锁内给定的密码一致时，方可开锁。否则进入“错误”状态，发出报警信号。串行数字密码锁的报警，直到按下复位开关，才停下。此时，数字密码锁又自动等待下一个开锁状态。///////////////////////////正确密码开锁|更改密码。//////////////////////////新密码开锁测试。//////////////////////////错误密码测试。alter_key更改密码标志位。b1~b4 密码输入。
2023-05-17 10:04:12
468
原创 FPGA抢答器设计
设计一抢答器，要求如下：抢答台数为6；具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；能显示超前抢答台号并显示犯规报警；系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。alarm1报警信号（1超时，2抢答，3正常抢答）stop倒计时暂停标志位。shield屏蔽标志位。
2023-05-16 12:59:47
667
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人