- 博客(7)
- 收藏
- 关注
原创 MIPI CSI2 RX记录
移动工业处理器接口(MIPI)摄像头串行接口(CSI2)RX 子系统根据MIPI CSI2标准和MIPI DPHY标准实现了CSI2接收接口。该子系统从MIPI CSI2相机传感器捕获图像,并输出AXI4流视频数据,准备用于图像处理。该系统允许快速选择顶级参数,并自动化大多数低级参数化。AXI4流视频接口允许与其他基于AXI4流的子系统的无缝接口。
2024-12-09 14:50:42
1684
原创 适用于FPGA/SoC的UltraFast设计方法(未完全记录)
设计创建的第一步是决定如何对设计进行逻辑分区。考虑 hierarchy 时的主要因素是分割包含特定功能的设计部分。这允许特定的设计人员孤立地设计一段 IP,以及隔离一段代码以供重用。但是,仅根据功能定义层次结构并未考虑如何针对 timing closure、runtime 和 debugging 进行优化。在 hierarchy planning 期间所做的以下额外考虑也有助于 timing closure。在顶层附近添加 I/O 组件在可能的情况下,在顶层附近添加 I/O 组件以进行设计可读性。
2024-11-25 17:01:17
1009
原创 Xilinx VDMA调试记录
Xilinx Logic IP Core AXI VDMA核心是一个软IP核心。它提供内存和AXI4-流视频类型目标外设之间的高带宽直接内存访问,包括支持AXI4-流视频协议,如Vivado AXI参考指南(UG1037)特性采用部分所述的视频IP: AXI协议的外设。许多视频应用程序需要帧缓冲器来处理帧率的变化或图像尺寸的变化(缩放或裁剪)。AXI VDMA被设计为允许在AXI4-Stream视频接口和AXI4接口之间的高效高带宽访问。
2024-11-25 16:48:56
1888
1
原创 FPGA Video Design Hub
本文章是在调试MIPI TX发送视频流数据时挖掘到的视频流控制相关内容,对视频流的出入口的结构和处理有个大致的认识。AXI4-Stream Interface Video Protocal遵循AXI接口的一般标准。
2024-09-18 17:39:44
1051
原创 FPGA图像验证中缺少固定的测试源的替代方式(PS DDR导入)记录
选择完类型之后选择想要导入的Bin文件,其中Dump Memory是读出数据,Restore Memory是导入数据。随后输入数据存储的起始地址和数据大小(其中数据的起始地址不能从0x00000000开始,这是由于默认要求导致的)。在使用FPGA进行图像相关验证时,由于没有多种格式的Sensor设备,且除了自带的Sensor设备以外在使用时不是很方便,可以使用固定图片解析成需要的图像格式Bin文件导入PS DDR中作为图像验证的测试源。其他格式的转换可以使用GPT完成,难度很低。
2024-04-17 18:53:34
529
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人