- 博客(12)
- 收藏
- 关注
RSS订阅原创 单周期MIPS CPU设计，微程序地址转移逻辑设计，硬布线控制器状态机设计，MIPS微程序CPU设计，多周期MIPS硬布线控制器CPU设计（排序程序）
单周期MIPS CPU设计，微程序地址转移逻辑设计，硬布线控制器状态机设计，MIPS微程序CPU设计，多周期MIPS硬布线控制器CPU设计（排序程序）
2023-06-12 20:23:13
654
原创 数字逻辑---交通灯系统设计(HUST)
第1关7段数码管驱动电路设计第2关4位无符号比较器设计第3关8位无符号比较器设计第4关1位2路选择器设计第5关8位2路选择器设计第6关双向BCD计数器状态机设计第7关双向BCD计数器输出函数设计第8关双向BCD计数器设计第9关双位BCD双向计数器设计第10关交通灯核心状态机设计第11关交通灯输出函数设计第12关交通灯系统设计
2023-06-12 19:58:54
2344
1
原创 MIPS单周期CPU设计(24条指令)(HUST)
MIPS单周期CPU设计(24条指令)(HUST)第1关：单周期CPU(24条指令)第2关单周期MIPS+单级中断第3关：多级嵌套中断(EPC硬件堆栈保存)第4关：多级嵌套中断(EPC内存堆栈保存)
2023-06-12 19:43:49
1478
1
原创 计算机组成原理单总线CPU设计(定长指令周期3级时序)(HUST)
头歌educoder教学实践平台计算机组成原理单总线CPU设计(定长指令周期3级时序)(HUST)。第3关 定长指令周期---时序发生器输出函数设计。第2关 定长指令周期---时序发生器FSM设计。第5关 定长指令周期---硬布线控制器设计。第6关 定长指令周期---单总线CPU设计。第1关—第6关，源代码txt格式。第4关 硬布线控制器组合逻辑单元。第1关 MIPS指令译码器设计。
2023-05-10 00:32:50
1110
1
原创 设有两个矩阵A=(aij)m×n，B=(bij)p×q.⑴ 编写矩阵输入函数INPUT_MAT，通过该函数完成矩阵的输入并返回保存矩阵的数组和对应矩阵的行数、列数。（不能使用全局变量)
⑺ 设计一个菜单，具有求矩阵的转置、求矩阵的和、求矩阵的积、退出等基本的功能。在求矩阵的和或求矩阵的积时要求能够先提示输入两个矩阵的，然后再进行相应的操作。矩阵A和B能够相加的条件是：m=p，n=q；矩阵A和B能够相减的条件是：m=p，n=q；编写矩阵输入函数INPUT_MAT，通过该函数完成矩阵的输入并返回保存矩阵的数组和对应矩阵的行数、列数。⑶ 求矩阵的转置，矩阵的转置A’=(aji)n×m，转置前输出原矩阵，转置后输出转置矩阵。设有两个矩阵A=(aij)m×n，B=(bij)p×q。
2023-05-05 19:16:34
144
原创 设有两个用单链表表示的集合A、B，其元素类型是int且以非递减方式存储，其头结点分别为a、b。要求下面各问题中的结果集合同样以非递减方式存储，结果集合不影响原集合。(数据结构)
设有两个用单链表表示的集合A、B，其元素类型是int且以非递减方式存储，其头结点分别为a、b。要求下面各问题中的结果集合同样以非递减方式存储，结果集合不影响原集合。(数据结构)
2023-04-27 14:10:24
132
原创 存储系统设计
第1关：汉字字库存储芯片扩展实验第2关：MIPS寄存器文件设计第3关：MIPS RAM设计第4关：全相联cache设计第5关：直接相联cache设计第6关：4路组相连cache设计第7关：2路组相连cache设计所有代码均以通过测试，只需用记事本方法打开cunchu.circ，复制代码到平台测评即可，关注微/V信X公zhong号：云xyz
2022-12-01 17:01:37
658
1
原创 存储系统设计(HUST)
存储系统设计第1关：汉字字库存储芯片扩展实验第2关：MIPS寄存器文件设计第3关：MIPS RAM设计第4关：全相联cache设计第5关：直接相联cache设计第6关：4路组相连cache设计第7关：2路组相连cache设计所有代码均以通过测试，只需用记事本方法打开cunchu.circ，复制代码到平台测评即可，关注微信公众号：云xyz
2022-12-01 08:35:26
2648
3
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人