- 博客(3)
- 收藏
- 关注
RSS订阅原创 基于VerilogHDL和状态机的序列检测器设计
基于VerilogHDL和状态机，完成序列检测器设计。检测特定序列为“010_000_010_100”可重复的特定序列检测器设计的状态转换图如下。写出完成VerilogHDL程序和仿真。原理图：图内已附有管教绑定信息。
2024-04-18 08:44:00
779
原创 基于状态机和VerilogHDL的学号显示控制电路设计
/输出给译码器进行译码,用于学号输出的输出端。if(i >= 50) //计数50个上升沿后，再转移到S0状态，即延时5s。//用于延时，给脉冲计数的临时变量。if(cnt==5000_000) //50M/10=5M，占空比为50%S0: //初始状态，输出全为1，使数码管熄灭。case(in) //g-a //省略了一部分数字。学号按照10hz的时钟的节拍从右而左进入，从学号的高位开始进入；//学号：21002495的二进制码。//给9种状态进行编码，S0--S8。
2024-04-17 16:59:35
464
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人