weixin_73483086的博客

原创 软考通知识

原创 【无标题】软考通知识——图(算法与设计.离散数学)

原创 软考通知识

原创 软件通数据库

原创 (学习笔记）软考-数据库系统工程

软考

原创 数据查询的知识

数据库

原创 Cache(高速缓冲存储器)

高速缓存位于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小，速度比主存高得多，接近于CPU的速度，单位成本比内存高·Cache存储了频繁访问内存的数据。1.Cache原理、命中率、失效率使用Cache改善系统性能的主要依据是程序的局部性原理(1)程序局部性原理时间局部性当前访问的指令，不久的将来可能还会访问空间局部性当前访问了此条指令，有可能马上会访问它附近的指令()命中率访问的指令能够在Cache中找到，称之为命中。单位时间内在Cache 中命中的数量与执

原创 软考的知识

四、主存储器主存储器的种类RAM:随机存储器可读/写，只能暂存数据,断电后数据丢失SRAM:静态随机存储器，在不断电时信息能够一直保持，读写速度快，生产成本高，多用于容量较小的高速缓冲存储器DRAM:动态随机存储器，需要定时刷新以维持信息不丢失，读写速度较慢，集成度高，生成成本低，多用于容量较大的主存储器ROM:只读存储器出厂前用掩膜技术写入，常用于存放BIOS和微程序控制PROM:可编程ROM只能够一次写入,需用特殊电子设备进行写入EPROM:可擦除的PROM用某种方法可擦去信息

原创 【无标题】

软考通

原创 cpu的组成

学习

原创 字扩展的复习

复习

原创 【无标题】

复习

原创 存储系统

复习

原创 课后复习十进制，原码，反码，补码，全加器

学习

原创 【无标题】海明码,奇偶校验码的实验原理及逻辑图的课后学习

加油

原创 8421码，5421码，2421码，余3码课后学习及整理

课后学习