verilog
Waldeinsamkeit41
这个作者很懒,什么都没留下…
展开
-
[cpu出错心得]
日记原创 2024-04-24 20:18:53 · 142 阅读 · 0 评论 -
[做cpu] 第二次仿真实验
实现ori指令后,还得解决流水中数据相关的事,MIPS中只需要解决RAW(在写操作后读),利用数据前推解决。仿真出错原因:在顶层模块中,忘记一个口出来的数据两个流入是不需要再重新命名线的,真的用一个线的名字就好。相隔两条指令, 通过标志位判断直接把回写的内容作为读入译码的数据。原创 2024-04-04 19:02:18 · 142 阅读 · 0 评论 -
[做cpu]第四章出错总结
2.在defines.v文件里面定义宏变量时,手贱,打上了“;”——马哥:你报错提示在分号出问题,可你这段都没有分号(太有道理了qwq)1.用readmemh读取汇编数据 .data要用绝对路径,路么斜杠 /3.在每一个.v文件的开头 : `include "define.v"4.把文件名打错了可还行。原创 2024-04-02 22:18:24 · 80 阅读 · 0 评论 -
[课程总结]数学电路逻辑设计实验总结
8个这样的8位寄存器就是在实例化的时候,实例化八个,并用三八译码器来选择用哪个来存储,用三八译码器来选择哪个来展示。三八译码器来选择用哪个来存储时,译码器翻译写操作rsel,连接8个8位寄存器的使能端。8个8位寄存器(复位clr为1时清0,写操作en为1时写入,其他时间保持不变)以下是对八路8位信号进行选择,根据输入的rsel选择 输出(Y)的一路。button为0时,与1(pos_edge=1 按键按下)异或,结果为1。button为1时,与1(pos_edge=1 按键按下)异或,结果为0。原创 2023-12-29 13:58:31 · 387 阅读 · 0 评论