- 博客(1)
- 收藏
- 关注
RSS订阅原创 [FPGA]用Verilog写一个简单三位二进制加法器和减法器
加法器和减法器是数字电路中的基本组件，它们可以对二进制数进行算术运算。加法器可以将两个或多个二进制数相加，得到一个和和一个进位。减法器可以将两个二进制数相减，得到一个差和一个借位。加法器和减法器可以用来实现更高级的运算，例如乘法、除法、移位等。本报告的目的是使用Verilog语言编写一个位加法器（bit_add）和一个位减法器（bit_sub），并将它们组合成一个三位加法器（bit3_add）和一个三位减法器（bit3_sub）。本报告将介绍这些模块的设计和实现，以及它们的原理和功能。
2023-12-12 23:37:52
3110
1
FPGA基于Verilog用移位寄存器实现的序列发生器和时钟分频器的设计与实现（电子科技大学数字逻辑设作业）
本文介绍了一种基于Verilog语言的序列发生器和时钟分频器的设计与实现方法。序列发生器是一种能够产生特定的二进制序列的数字电路，时钟分频器是一种能够将输入的时钟信号的频率降低到指定的值的数字电路。本文利用了移位寄存器，计数器和组合逻辑等基本元件，构建了三个模块：shift_reg, seq_gen, Divider50Mhz。通过这三个模块的协同工作，实现了一个能够产生00010111序列的序列发生器。本文还对代码的优点和改进方向进行了分析和讨论。并在文章末尾给出源代码和仿真代码。
2023-12-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人