二、数据的表示和运算（四）基本运算部件与运算电路

目录

4.0数电基础知识 

4.1基本运算部件 

4.1.1一位全加器

4.1.2串行进位加法器

4.1.3并行进位加法器

4.1.4带标志加法器

4.1.5算术逻辑单元（ALU）

4.2运算电路 

4.2.1补码(无符号数)加减运算电路

4.2.2无符号数乘法运算电路

4.2.3补码乘法运算电路

4.2.4除法运算电路

---

4.0数电基础知识 

 

4.1基本运算部件 

4.1.1一位全加器

一位全加器（FA），有加数、加数与低位传进来的进位 三个输入位。

 

4.1.2串行进位加法器

在串行进位加法器中，低位运算产生进位所需的时间将影响高位运算的时间。

4.1.3并行进位加法器

 

 

 

实现上述逻辑表达式的电路称为先行进位（也称超前进位）部件，简称CLA部件。通过这种方式实现的加法器称为全先行进位加法器。由于各个进位是并行产生的，所以是一种并行加法器。

上面是4位的加法器，对于更多位的加法器，比如16位，可以将4个4位全先行进位加法器串接起来实现，所以是分成4组，组内为4位先行进位，组间串行进位。

当然也可以组内、组间都并行进位，称这样的加法器为两级先行进位加法器。

小结

 

4.1.4带标志加法器

 

4.1.5算术逻辑单元（ALU）

ALU是一种功能较强的组合逻辑电路。它能进行多种算术运算、逻辑运算和辅助功能如移位运算。

ALU的核心是带标志位加法器。 

4.2运算电路 

4.2.1补码(无符号数)加减运算电路

 MUX是多路选择器，当sub为1时，MUX输出"Y的非",同时Sub会使cin额外加1，这样就实现了减“Y”等价与加上“Y的非+1”。

因为补码符号位也参与运算，所以底层电路也适合无符号数的加减运算。注意标志位的适用性即可。

4.2.2无符号数乘法运算电路

 

4.2.3补码乘法运算电路

 

4.2.4除法运算电路

 初始时，寄存器R存放扩展被除数的高位部分，寄存器Q存放扩展被除数的低位部分，ALU是除法器的核心部件，对余数寄存器R和除数寄存器Y的内容做加/减运算，运算结果送回寄存器R。每次循环，寄存器R和Q实现同步左移，左移时，Q的最高位移入R的最低位，Q中空出的最低位被上商。每次由控制逻辑根据ALU的运算结果的符号来决定上商是0还是1。