- 博客(4)
- 收藏
- 关注
RSS订阅原创 2021-04-03
后端设计如何查找没有约束在设计有没有遇到这样的问题，比如说按正常的流程完成importDesign,然后一系列操作猛如虎，风风火火的完成floorplan,也按部就班的使用自己多年积累的电源地脚本tcl完成电源地mesh网络，当你迫不及待的进入placement，当完成placeDesign后进行optDesign -preCts时序优化时，发现内部的reg2reg的路径为0， 时序路径丢失怎么办？ 是不是很吃惊呀？是不是束手无测呀。 遇到这样的问题，首先要的事情，不要慌冷静的思考您的设...
2021-04-03 11:49:03
525
原创 2021-04-03
如何计算PLACEMENT区域拥塞 作者芯灵动在后端设置中经常会遇到局部区域出现拥塞，导致setup drv hold，时序难以收敛。怎么样把这些拥塞区域找出来，是后端设计中比较头痛的问题。拥塞情况也会表现出许多现象，如单元放置密度过高，局部去布线密度过高，都是拥塞的表现现象。那怎么样去判定一个矩形区域出现拥塞呢？ 一般的判别方法是，用肉眼去搜索，可以发现部分区域单元密度过高，这样可以逐屏逐屏去扫描，把拥塞的区域逐一的找出来，
2021-04-03 11:34:09
141
原创 2021-04-03
tcl实现概率统计袋子里有黑球和白球一共20个，记下拿取白球的次数，计算白球被抓取的概率是多少？请使用tcl语言来实习概率的计算。怎么样做这道题，首先要引入白球的个数numw和黑球的个数numb，另外要引入个抓取的次数m ,如果抓取的次数越多，那么概率就越准确，如果是无穷次抓取则概率数，为了计算随机抓取白球和黑球，我们对白球和黑球进行编码，设白球的编码为0~numw 黑球的编码为numw ~ numw+numb。 这需要用到tcl中的rand()函数，rand()函数是产生介于...
2021-04-03 11:21:09
110
原创 2021-04-03
重负载延迟优化 在芯片设计过程中，做静态时序分析时会经常要分析各个器件的负载电容，特别是对一些大驱动 长线负载电容的会对时序影响比较大，特别是一些关键时序路径的地方经常会因为负载发生变化导致时序变化差异比较大，容易导致时序违反，或者是在一些时序已经出现违反的地方，怎么样减少线延迟 器件延迟。在一定的长线负载情况下怎么使器件延迟和线延迟达到一个折衷值，我们需要做以下几个方面的分析：1.不同驱动单元在相同额时间内如100ps 驱动负载电容从电源电压30% 爬升到70...
2021-04-03 11:07:31
206
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人