![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
DSP
wjdvt
这个作者很懒,什么都没留下…
展开
-
从软件角度看,如何从DM642迁移到DM648
1。DM642和DM648应用开发时对底层硬件的管理 1.1 DM642 DM642开发时,一般我们使用Ti提供的芯片支持库CSL来对DSP的底层硬件进行初始化和控制,CSL以API形式为应用程序提供接口,CSL的使用不需要DSP/BIOS支持。在CSL之上的是更低级的RSCL,RCSL对DSP的寄存器做了系统的定义,但是我们很少有能力使用RCSL来对DM642的硬件进行操作,这原创 2009-08-09 17:25:00 · 1773 阅读 · 1 评论 -
关于DM642的上电启动问题
<br />在使用DM642时, 有时会发现DM642不能正常上电起动. 原因和解决办法:<br />1: 上电时不能正常地读取硬件的配置. 因此建议, 一定按照数据手册, 连接好需要上下拉的电阻, 建议配置用的上下拉电阻使用1K比较好. 有时发现不能正确地读取大小端配置, 最后尽然通过把大小端的配置电阻用0电阻代替才得以解决.<br />2: 复位信号非常重要, 我们一般习惯使用专用的复位芯片, 其实专用的复位芯片的复位输出是经过专门设计的, 以确保在上电过程中始终保持地, 从而确保可靠的复位. 因原创 2010-10-24 16:38:00 · 739 阅读 · 0 评论 -
关于DM642的长短帧问题
<br />长场和短场检测逻辑用于在捕捉到比预期长或短的场时通知DSP处理。检测时能通过VCxCTL里的SFDE和LFDE来使能。在VPIS里的SFD和LFD表示当短场或长场发生了,如果中断使能就会触发DSP的一个中断。<br />如果在捕捉场结束之前垂直空被检测到,那么就认为一个短场出现。在EAV用作垂直同步时,在VCOUT=VCYSTOPn之前或期间,EAV的V=1,那么一个短场被检测到。当VCTL1输入被用作垂直同步(EXC=1)信号时,如果VCTL1有效边缘发生在VCOUNT=VCYSTOPn之前,原创 2010-10-24 16:24:00 · 311 阅读 · 0 评论 -
DM642 VPORT口的长场和短场检测
长场和短场检测逻辑用于在捕捉到比预期长或短的场时通知DSP处理。检测时能通过VCxCTL里的SFDE和LFDE来使能。在VPIS里的SFD和LFD表示当短场或长场发生了,如果中断使能就会触发DSP的一个中断。如果在捕捉场结束之前垂直空被检测到,那么就认为一个短场出现。在EAV用作垂直同步时,在VCOUT=VCYSTOPn之前或期间,EAV的V=1,那么一个短场被检测到。当VCTL1输入被用作垂直同步(EXC=1)信号时,如果VCTL1有效边缘发生在VCOUNT=VCYSTOPn之前,那么一个短场被检测到。如原创 2010-06-08 15:31:00 · 498 阅读 · 0 评论 -
EDMA的基本概念
1. 基本概念l 元素传输(Element transfer):在1D传输中,从源到目的的单个数据元素的传输,每个同步事件触发一个元素的传输。l 帧(Frame):在1D传输中,一组元素组成一帧,元素可以连续也可以有间隔(通过元素索引),一个同步事件可以触发一帧的传输。l 数组(Array):在2D传输中,一组连续的元素组成一个数组。一个事件可以触发一个数组的传输。l 块(原创 2009-09-25 14:11:00 · 1567 阅读 · 0 评论 -
EDMA3传输的配置步骤
1. 初始化一个DMA/QDMA通道l 确定通道类型:QDMA或DMA?l 通道映射I. 如果使用QDMA,编程QCHMAP:确定通道对应哪个参数集号和触发字II. 如果使用DMA通道,编程DCHMAP:确定通道对应哪个参数集号。l 如果通道使用阴影区域,确保DRAE/DRAEH配置合适,以便通过阴影区域寄存器来存取事件寄存器和原创 2009-09-21 16:21:00 · 2151 阅读 · 1 评论 -
CACHE的Miss和Hit处理
1.L1 CACHE的Miss和Hit1.1 Read Miss见2.1。1.2 Write MissL1D是Read-allocate CACHE,意味着仅在发生Read Miss时才会读入新的行。如果写Miss发生,数据通过一个Write Buffer写到低一级内存,从而把L1D CACHE旁路。写buffer包含4个entries,每个entry是64位宽。1.3 Wri原创 2009-08-24 20:55:00 · 1450 阅读 · 0 评论 -
C64x+ Megamodule概述
C64x+ megamodule包含:C64x+ CPU、L1P、L1D、L2、IDMA(内部DMA)、BWM(带宽管理)、INTC(中断控制器)、PDC(power-down控制器)和EMC(外部存储器控制器)。 1. C64x+ CPUC64x+ CPU是C64x CPU的增强版,提供了下面一些新特征:l 扩展了新的指令l 增加了代码压缩l 软硬件的异常中断C原创 2009-08-20 19:48:00 · 1730 阅读 · 0 评论 -
Memory Access Odering内存存取排序
1.内存存取的程序序为了优化带宽、功耗及编程容易,C6000 DSP结构支持强排序和松散排序存储模型的组合。这些定义是相对于由特定的编程序列隐含的内存操作顺序。这些顺序被称为内存存取程序序。 C6000 DSP每个周期可以触发多达两个的并行存储操作。内存存取的程序序是基于一个假定的串行结构实现来定义内存存取的结果。也就是说,对一个特定操作的顺序,它用较早或较晚等时间顺序词汇原创 2009-08-24 15:30:00 · 440 阅读 · 0 评论 -
DM647/8的复位
1.概述l POR(上电复位),POR#脚变低引起上电复位,在上电过程中,必须有适当的上电复位,这个复位复位整个芯片,包括测试和仿真逻辑,复位过程中,芯片BOOT和配置脚的状态被锁存。l Warm Reset(热复位),RESET#脚变低引起热复位,与POR不一样,除了测试、仿真和以太网子系统不复位外,芯片的其它部分会被复位。在热复位期间,仿真器依然有效,芯片BOOT和配置脚的状态被锁原创 2009-08-19 23:34:00 · 684 阅读 · 0 评论 -
DM647/8的电源管理
1. 概述在许多应用中,对芯片的功耗和发热有特定要求。芯片功耗有两部分:有效功耗和泄漏功耗。有效功耗是芯片工作所需要消耗的能量,与时钟频率近似成正比例,因此有效功耗可以通过控制工作时钟来有效地加以控制,比如:一方面使模块的工作频率尽可能低,以满足带宽和实时性要求就可以了,另一方面,模块不工作时停止时钟,或把PLL旁路。泄漏功耗是芯片的静态功耗,这个功耗不可避免,与运行时的温度有关,这个功耗只能原创 2009-08-20 11:50:00 · 708 阅读 · 0 评论 -
DM64X的VPORT口做显示时,彩色视频偶尔变黑白
在使用DM64X的VP口做显示时,发现有时本来是彩色视频却变成了黑白,视频encoder芯片是ADV7170或SAA7121。通过仔细检查测试和分析发现,原因是VP口外部提供的时钟(27M)不稳定,而这外部时钟<span class="t_tag" onclick="function onclick(){tagshow(event)}">硬件设计时通常是这样产生的:一种方式是:27M时原创 2009-08-12 23:58:00 · 696 阅读 · 0 评论 -
TMS320C6670多核定/浮点SOC
1.TMS320C6670特征l 包含4个TMS320C66x DSP核,每个核n 1.2GHz C66x定/浮点DSP核u 1.2GHz工作频率的时候,定点运算速度32GMacs/核。(Macs:每秒乘累加次数)u 1.2GHz工作频率的时候,浮点运算速度16GFlops/核。(Flops:每秒浮点操作次数)n 存储器u 每个核32K Byte L1Pu 每个核32K Byte L1Du 每个核1024K Byte局部L2l 多核共享内存控制器(MSMC)n 四个核共享2048KB M翻译 2011-03-18 23:07:00 · 1577 阅读 · 2 评论