![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数电
wniuniu_
https://niuniu0101.github.io/
展开
-
时序逻辑电路
下面我们来看一个同步时序电路,有cp端来控制下面这个电路就是异步时序电路,因为这两个触发器的控制端不同下面以这个同步时序触发器为例。原创 2023-11-07 09:05:47 · 141 阅读 · 0 评论 -
数字电路与逻辑设计 触发器
00不变11改,JK不同随J摆。在这个中禁止RS = 00。cp 为 0 的时候不变。与非门构成的RS触发器。或非门构成的RS触发器。注意这里的RS换了位置。且不允许RS = 11。原创 2023-11-03 23:47:31 · 159 阅读 · 0 评论 -
数字电路与逻辑设计之 设计电路 之无反变量
原创 2023-10-28 19:07:34 · 323 阅读 · 0 评论 -
数字电路与逻辑设计 之 组合电路的设计(多输出电路,全加器,乘法器)
我们尝试不去弄到最简。原创 2023-10-28 16:12:26 · 172 阅读 · 0 评论 -
数字电路与逻辑设计 之 组合逻辑电路
为了有效区分这三种情况, GS 为0 , EO 为0 说明没有工作, GS = 0 ,EO为1 的时候说明是无效输入。如果是增加一个异或门可以实现吗,答案是不可以,四个异或门也是实现奇校验功能,五个也是,增加一个 输出 GS (工作状态输出端)来辨别是否有按键合上。在上面的例子中是 奇校验 功能,怎么改可以变成偶 校验呢。其中 x 取值 0 或者 1 的时候对输出没有影响。电路传输有延迟,且电路中众多的门也使得延迟加剧。所以最好的办法就是在输出的时候加一个非门。只有一个输入为 1 ,对应一个输出。原创 2023-10-24 09:30:32 · 107 阅读 · 0 评论 -
数字电路 与逻辑设计 之 集成门电路与触发器
VtH 是一个门槛电压。原创 2023-10-10 09:27:24 · 72 阅读 · 0 评论 -
数字电路与逻辑设计 之 列表化简法
原创 2023-10-10 08:30:06 · 71 阅读 · 0 评论 -
数字电路与逻辑设计 学习 之 第二章总结
原创 2023-10-06 08:49:33 · 49 阅读 · 0 评论 -
有约束项的卡诺图化简
约束项取 0 或 1 都不影响,所以我们可以充分利用。原创 2023-10-05 15:58:27 · 744 阅读 · 0 评论 -
数字电路与逻辑设计 之 卡诺图
虽然我们可以通过公式对我们要求的式子进行化简,但是我们没有一个固定的方法,也不一定最后能确定求得是最简的形式。先找到唯一圈法的,再去找到其他的,四个角就是唯一的。上标也是采用循环码,可以让相邻的只有一个不同。一二行,二三行,三四行 一四行都只有一个不同。有多种方法,可以圈 0 或者 圈 1。怎么理解呢,或表达式中 类似一个交叉。原创 2023-10-05 15:36:00 · 153 阅读 · 0 评论 -
数字电路与逻辑设计 之 公式与逻辑的练习
原创 2023-10-04 16:35:39 · 29 阅读 · 0 评论 -
数字电路逻辑与设计 之循环码和 移存码
只能检查单次的错误,不能完全抗干扰。可以按照上面的方法来循环构造。移存码可以通过前推后推来实现。有发现错误的能力,不能纠正。原创 2023-10-04 12:21:50 · 280 阅读 · 0 评论 -
数字电路与逻辑设计 学习 (二)原码反码补码
原创 2023-09-12 19:30:47 · 80 阅读 · 0 评论 -
数字电路逻辑与基础 学习 笔记(一)进制学习
原创 2023-09-12 17:27:20 · 59 阅读 · 0 评论