液晶屏接口协议 MIPI LVDS 概览

MIPI：

MIPI接口简介

　　MIPI（移动行业处理器接口）是MobileIndustryProcessorInterface的缩写。MIPI（移动行业处理器接口）是MIPI联盟发起的为移动应用处理器制定的开放标准。

　　MIPI是专门在高速（数据传输）模式下采用低振幅信号摆幅，针对功率敏感型应用而量身定做的。MIPI联盟定义了一套接口标准，把移动设备内部的接口如摄像头、显示屏、基带、射频接口等标准化，从而增加设计灵活性，同时降低成本、设计复杂度、功耗和EMI。

　　由于MIPI是采用差分信号传输的，所以在设计上需要按照差分设计的一般规则进行严格的设计，关键是需要实现差分阻抗的匹配，MIPI协议规定传输线差分阻抗值为80-125欧姆。

MIPI主要开关参数

　　1.关断隔离：为了保持有源时钟/数据路径的信号完整性，要求开关具备高效的关断隔离性能。对于200mV、最大共模失配（common-modemismatch）5mV的高速MIPI差分信号，开关路径之间的关断隔离应该为-30dBm或更好。

　　2.差分延迟差：差分对内部信号间的延迟差（skew）（差分对内延迟差）和时钟与数据通道差分交叉点之间的延迟差（通道间延迟差）必需降至50ps或更小。对于这些参数，这类开关的业界同类最佳延迟差性能目前在20ps到30ps之间。

　　3.开关阻抗：在选择模拟开关时，第三个主要考虑事项是导通阻抗（RON）和导通电容（CON）的阻抗特性的折衷选择。MIPID-PHY链路同时支持低功耗数据传输和高速数据传输模式。因此，开关的RON应该平衡选择以优化混合工作模式的性能。理想情况下，这一参数应该分别针对每一个工作模式而设定。结合每一模式的最佳RON，并保持很低的开关CON对保持接收端的压摆率（slewrate）十分重要。一般规则是，使CON低于10pF将有助于避免高速模式下通过开关的信号转换时间的恶化（延长）。

MIPI接口优点

　　MIPI接口的模组，相较于并口具有速度快，传输数据量大，功耗低，抗干扰好的优点，越来越受到客户的青睐，并在迅速增长。例如一款同时具备MIPI和并口传输的8M的模组，8位并口传输时，需要至少11根的传输线，高达96M的输出时钟，才能达到12FPS的全像素输出；而采用MIPI接口仅需要2个通道6根传输线就可以达到在全像素下12FPS的帧率，且消耗电流会比并口传输低大概20MA。由于MIPI是采用差分信号传输的，所以在设计上需要按照差分设计的一般规则进行严格的设计，关键是需要实现差分阻抗的匹配，MIPI协议规定传输线差分阻抗值为80-125欧姆。

 上图是个典型的理想差分设计状态，为了保证差分阻抗，线宽和线距应该根据软件仿真进行仔细选择；为了发挥差分线的优势，差分线对内部应该紧密耦合，走线的形状需要对称，甚至过孔的位置都需要对称摆放；差分线需要等长，以免传输延迟造成误码；另外需要注意一点，为了实现紧密的耦合，差分对中间不要走地线，PIN的定义上也最好避免把接地焊盘放置在差分对之间（指的是物理上2个相邻的差分线）。

MIPI的通道模式和线上电平

　　在正常的操作模式下，数据通道处于高速模式或者控制模式。在高速模式下，通道状态是差分的0或者1，也就是线对内P比N高时，定义为1，P比N低时，定义为0，此时典型的线上电压为差分200MV，请注意图像信号仅在高速模式下传输；在控制模式下，高电平典型幅值为1.2V，此时P和N上的信号不是差分信号而是相互独立的，当P为1.2V，N也为1.2V时，MIPI协议定义状态为LP11，同理，当P为1.2V，N为0V时，定义状态为LP10，依此类推，控制模式下可以组成LP11，LP10，LP01，LP00四个不同的状态;MIPI协议规定控制模式4个不同状态组成的不同时序代表着将要进入或者退出高速模式等；比如LP11-LP01-LP00序列后，进入高速模式。下图为线上电平的图示：

MIPI联盟的MIPIDSI规范

　　1、名词解释

　　    •DCS（DisplayCommandSet）：DCS是一个标准化的命令集，用于命令模式的显示模组。

　　    •DSI，CSI（DisplaySerialInterface，CameraSerialInterface

　　    •DSI定义了一个位于处理器和显示模组之间的高速串行接口。

　　    •CSI定义了一个位于处理器和摄像模组之间的高速串行接口。

　　    •D-PHY：提供DSI和CSI的物理层定义

　　2、DSI分层结构

　　DSI分四层，对应D-PHY、DSI、DCS规范、分层结构图如下：

　　    •PHY定义了传输媒介，输入/输出电路和和时钟和信号机制。

　　    •LaneManagement层：发送和收集数据流到每条lane。

　　    •LowLevelProtocol层：定义了如何组帧和解析以及错误检测等。

　　    •ApplicaTIon层：描述高层编码和解析数据流。

　　3、Command和Video模式

　　    •DSI兼容的外设支持Command或Video操作模式，用哪个模式由外设的构架决定

　　    •Command模式是指采用发送命令和数据到具有显示缓存的控制器。主机通过命令间接的控制外设。Command模式采用双向接口

　　    •Video模式是指从主机传输到外设采用实时象素流。这种模式只能以高速传输。为减少复杂性和节约成本，只采用Video模式的系统可能只有一个单向数据路径。

LVDS：

REF:  https://blog.csdn.net/LinuxArmbiggod/article/details/83863479
LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。

LVDS接口电路的组成

在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出驱动电路（LVDS发送器），和液晶面板侧的LVDS输入接口电路（LVDS 接收器）。LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换为低压串行LVDS信号，然后通过驱动板与液晶板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。LVDS接口电路的组成示意图如下所示：

在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟都采用差分信号对的形式进行传输，所谓信号对，只是LVDS接口电路中，每一个数据传输通道或时钟传输通道的输出都为两个信号（正输出端和负输出端），需要说明的是，不同的液晶显示器，其驱动板上的LVDS发送器不尽相同，有些LVDS发送器为一片或两片独立的芯片（如果 DS90C383）,有些则集成在主控芯片中。

LVDS输出接口电路类型

与TTL输出接口相同，LVDS输出接口也分为一下四个类型：

     1.单路6位LVDS输出接口
     2.双路6位LVDS输出接口
     3.单路8位1TL输出接口
     4.双路8位1TL输出接口

1.单路6位LVDS输出接口
这种接口电路中，采用单路方式传输，每个基色（即RGB三色中的其中任意一种颜色）信号采用6位数据（XOUT0+、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2-），一共18位RGB（6bit * 3(RGB)数据，因此也成18位或者18bit LVD接口。

2.双路6位LVDS输出接口
这种接口电路中，采用双路方式传输，每个基色信号采用6位数据，其中奇路数据为18位，偶路数据为18位，工36位数据，因此，也成36位或36bit LVDS接口。

3.单路8位1TL输出接口
这种接口电路，采用单路方式传输，名基色信号采用8位数据（XOUT0+，XOUT0-，XOUT1+，XOUT1-，XOUT2+，XOUT2-，XOUT3+，XOUT3-）工24位RGB数据（8bit*3），因此，也称24位或24bit LVDS接口。

4.双路8位1TL输出接口
这种接口电路中，采用双路方式传输，每个基色信号采用8位数据，其中奇路数据为24位，偶路数据为24位，共48位RGB数据，因此，也称作48位或478bit LVDS接口

LVDS数据输出格式

LVDS发送芯片在一个时钟脉冲周期内，每个数据通道都输出7bit的串行数据信号，而不是常见的8bit数据，如下图所示：

在LCD液晶屏中，需要输出到显示屏的信号是并行的图像信号和控制信号，而LVDS信号是串行传输的，所以在发送端需要将并行数据转换为串行数据。以8bit RGB显示屏接口为例，每个显示周期需要传输8bit的R信号，8bit的G 信号，8bit 的B信号，及VS，HS，DE信号，总共为27 BIT。