wufu_ytr的博客

原创 minisysCPU 要点记录

FPGA（EGO1平台） 在vivado选XC7A35TCSG324-1型号芯片 1.时钟 `timescale 1ns / 1ps module cpuclk_10Hz( clk, //100MHz clk_sys //10Hz ); input clk; output clk_sys; reg clk_sys = 0; reg [22:0] div_counter = 0; always @(pose