在Linux环境下使用vscode实现Verilog与gtkwave的对接，最基础的加法器。

xbqqqqqq

于 2021-09-09 23:42:05 发布

阅读量1.3k

点赞数

文章标签： vscode verilog linux

本文链接：https://blog.csdn.net/xbqqqqqq/article/details/120212126

版权

本文介绍了如何在Linux环境下利用Visual Studio Code（vscode）进行Verilog开发，结合gtkwave进行波形仿真。首先确保vscode已安装Verilog相关模块，然后创建.add.v和.testbench.v文件，分别编写加法器模块和测试代码。接着通过终端切换到文件目录，使用iverilog打包文件生成.vvp文件，再将其转换为.vcd文件供gtkwave读取。最后在gtkwave中加载.vcd文件，观察并分析加法器的波形输出。

摘要由CSDN通过智能技术生成

1.需要在Linux的环境下运行vscode，并且已安装完模块

Verilog-HDL/SystemVerilog/Bluespec SystemVerilog

2.在随机一个文件夹内建立两个以.v结尾的文件

3.第一个文件，我们用来进行模块仿真，也就是add.v

module add (a,b,c);
   input a;
   input b;
   output c;
    assign c=a+b;
endmodule

4.第二个文件，我们进行一个testbench的编写，博主的取名习惯不是很好，看看借鉴就行，

这里的代码如果不理解可以在下方评论，博主会给予解答。

`timescale 1ps/1ps
module add_1; 
    
wire c;
reg b;
reg a;
initial begin
    a=0;
    b=0;
  end
always #10 {a,b} = {a,b} +1;

initial begin
    $dumpfile("addd.vcd");
    $dumpvars(0,add_1);
end
add kjjjjjjj(a,b,c);
endmodule //add_1

5.接下来的步骤就比较重