传统PWM
Trailing-Edge PWM实现框图:
Trailing-Edge PWM原理:
CLK置位锁存器Latch
比较器输出复位锁存器Latch
开关周期开始,PWM输出1
Vramp > Vc时,PWM输出0,直到下一个开关周期开始
Trailing-Edge PWM缺点:
Leading-Edge PWM实现框图:
Leading-Edge PWM原理:
比较器输出置位锁存器Latch
CLK复位锁存器Latch
开关周期开始,PWM输出0
Vc > Vramp时,PWM输出1,直到下一个开关周期开始