低延迟Double-Edge PWM的设计

本文探讨了传统PWM的Trailing-Edge和Leading-Edge实现及其缺点,并详细介绍了Double-Edge PWM如何通过降低延迟来改进。此外,还讨论了基于环形振荡器的PWM设计和低延迟Double-Edge PWM的实现方法。
摘要由CSDN通过智能技术生成



传统PWM

 

Trailing-Edge PWM实现框图:


Trailing-Edge PWM原理:

    CLK置位锁存器Latch

    比较器输出复位锁存器Latch

    开关周期开始,PWM输出1

    Vramp > Vc时,PWM输出0,直到下一个开关周期开始


Trailing-Edge PWM缺点:


Leading-Edge PWM实现框图:

 

Leading-Edge PWM原理:

    比较器输出置位锁存器Latch

    CLK复位锁存器Latch

    开关周期开始,PWM输出0

    Vc > Vramp时,PWM输出1,直到下一个开关周期开始

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值