- 博客(0)
- 资源 (1)
空空如也
FPGA DCM管理单元理解
DCM内部是DLL(Delay Lock Loop(?)结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT(相移),可以从0变到255。所以我们可以假设内部结构里从clkin到clk_1x之间应该有256根延时线(实际上,由于对不同频率的时钟都可以从0变到255,延时线的真正数目应该比这个大得多)。
2010-12-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人