Xilinx RapidIO仿真[SRIO仿真笔记一]
1、使用官方的SRIO核,base模式,默认参数不做任何修改,生成IP后点击生成example工程,不改动任何源码,直接run simulation。第一次使用ARTIX7的FPGA,不能初始化成功,现在改成K7的FPGA.型号是2、log_wave -r /* 记录所有波形只用了160us就把全部事务仿真测试完了:3、调试SRIO的第一步是去检测SRIO顶层模块(srio_example_top_primary)中的各个关键的控制信号是否正确切换。这些信...
原创
2021-05-22 11:47:01 ·
4675 阅读 ·
1 评论