IC相关
xiangyuqxq
这个作者很懒,什么都没留下…
展开
-
IC数字设计
根据个人掌握的知识,写写自己的理解。前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。1.规格制定芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求。2.详细设计Fabless根据客户提出的规格要求,拿出设计解决方转载 2012-02-13 20:20:07 · 1627 阅读 · 0 评论 -
十大中国IC设计公司
右一:十大中国IC设计公司品牌中间:十大最具潜力中国IC设计公司品牌左: 十大杰出技术支持中国IC设计品牌转载 2012-03-14 20:48:25 · 2146 阅读 · 2 评论 -
DC关于set_max_fanout的准确理解和说明
ports, design, connected, specified在DC 的ug中说“the tool ensures the total loads connected to the input ports is small enough to keep the fanout no more the maximu value;”很多人不能理解为什么set_max_fanout转载 2012-02-20 19:31:00 · 9856 阅读 · 0 评论 -
两个不相关时钟间的异步切换
转载 2012-02-20 13:48:29 · 671 阅读 · 0 评论 -
ic设计前端到后端的流程和eda工具?
ic设计前端到后端的流程和eda工具? 设计前端也称逻辑设计,后端设计也称物理设计,两者并没有严格的界限,一般涉及到与工艺有关的设计就是后端设计。 1:规格制定:客户向芯片设计公司提出设计要求。 2:详细设计:芯片设计公司(Fabless)根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。目前架构的验证一般基于systemC语言,对价后模转载 2012-02-20 12:26:16 · 4760 阅读 · 0 评论 -
倍频电路
转载 2012-02-20 13:49:15 · 1615 阅读 · 0 评论 -
IC前端设计絮论
前端设计做了几年,写一些东西来纪念一下。 基于工程经验,和一些书籍,比较繁琐,欢迎讨论。 1.1 描述组合电路1.1.1 always(Verilog-HDL)/process(VHDL)与function●组合电路的描述可以使用always(Verilog-HDL)/process(VHDL)、 function(Verilog-HDL/VHDL)或并转载 2012-02-20 13:45:05 · 723 阅读 · 1 评论 -
数字IC工程师的技能树
数字IC工程师的技能树今天与同事聊起了IC工程师的修养等问题,结合不久前的一个想法,总结成文,抛砖引玉,欢迎讨论和补充,转载请注明。RTL语言仅仅就是Diablo里面女巫的火球。。。是首个技能,但你升到20级也就是个火球。。。当然对别的技能是有加成的哦其他主要技能是,算法逻辑设计与IP集成评估:设计的要求基本要看得懂算法文档做实现,定点化和一些数学基础。特定转载 2012-02-20 13:40:14 · 1396 阅读 · 0 评论 -
DC简明教程
1.1 什么是DC? DC(Design Compiler)是Synopsys的logical synthesis优化工具,它根据design description和constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式,如硬件描述语言、原理图和netlist等,并产生多种性能报告,在缩短设计时间的同时提高读者设计性能。1.2 DC能接受多少种输入格式转载 2012-02-17 12:39:27 · 4682 阅读 · 0 评论 -
2011年中国大陆十佳IC设计公司
过去的2011年由于电子产品除手机外如电脑、电视等普遍低迷,直接导致全球半导体萎靡不振,由于中国集成电路设计公司普遍规模不大,2011年表现突出的公司很多,造成老杳对去年十佳的选择很困难,总体指标也比2010年提高不少,去年老杳写2010年十佳给出的指标是营收2500万美元以上,增长40%以上,2011年的指标提升为营收4000万美元以上、增长30%以上。 1、谱瑞科技股份有限公司营转载 2012-02-13 21:14:27 · 1731 阅读 · 0 评论 -
coreconnect总线时序
最近的项目要在coreconnect上搭些外设,了解coreconnect的transfer的时序非常重要,coreconnect包括三大总线,我想就写三篇博文来简单总结一下coreconnect的transfer的时序。第一篇是使用chipscope来观察coreconnect总线时序之plb时序其实看coreconnect总线的transfer的时序有两种方法:转载 2012-03-18 08:46:18 · 2491 阅读 · 0 评论