- 博客(0)
- 资源 (4)
空空如也
verilog HDL代码编写注意事项和规范
强调Verilog代码编写规范,经常是一个不太受欢迎的话题,但却是非常有必要的。
每个代码编写者都有自己的编写习惯,而且都喜欢按照自己的习惯去编写代码。与自己编写风格相近的代码,阅读起来容易接受和理解。相反和自己编写风格差别较大的代码,阅读和接受起来就困难一些。
2012-03-10
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
2012-03-10
TA创建的收藏夹 TA关注的收藏夹
TA关注的人