- 博客(5)
- 资源 (16)
- 收藏
- 关注
RSS订阅转载 关于Verilog中的赋值问题
原作网址：http://zhidao.baidu.com/link?url=mgnbsHXze14-cB2ul5ZgqtU3iw8w9wVD4So32pssux-Kf4_kgpPju3Bb6eElcjAkby7FWexd4ntVO5L2fLuWE_
2014-10-18 20:26:11
2700
转载 verilog HDL中wire和reg的区别
wire表示直通，即输入有变化，输出马上无条件地反映（如与、非门的简单连接）。 reg表示一定要有触发，输出才会反映输入的状态。 reg相当于存储单元，wire相当于物理连线。reg表示一定要有触发，没有输入的时候可以保持原来的值，但不直接实际的硬件电路对应。 两者的区别是：寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动。wire使用在连续赋值语句中，
2014-10-18 16:14:04
1157
1Application Security for the Android Platform
是Application Security for the Android Platform电子书，英文版的
2012-10-29
editplus3.4
editplus3.4，EditPlus是一款功能强大的文字处理软件。EditPlus汉化版可以充分的替换记事本，EditPlus也提供网页作家及程序设计师许多强悍的功能。支持 HTML、CSS、PHP、ASP、Perl、C/C++、Java、JavaScript、VBScript 等多种语法的着色显示。程序内嵌网页浏览器，其它功能还包含 FTP 功能、HTML 编辑、URL 突显、自动完成、剪贴文本、行列选择、强大的搜索与替换、多重撤销/重做、拼写检查、自定义快捷键
2012-03-10
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人