聆思 CSK6 PWM使用说明

xiaoqingct

已于 2022-12-16 00:59:16 修改

阅读量201

点赞数

文章标签：人工智能

于 2022-12-16 00:57:04 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/xiaoqingct/article/details/128337450

版权

聆思 CSK6 PWM 使用说明

Tags: 驱动

1 PWM的count_clk

每个PWM通道可以通过dts来配置分频系数clock-prescaler，其值可为1/2/4/8/16/32/64/128

pwm5: pwm5 {
     
                clock-prescaler = <128>;
                status = "okay";
	};

count_clk = 时钟源(默认为10000000)/clcok-prescaler
cycle 计算公式如下：

cycle = 1/(10000000/clcok-pres

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。