![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
EDA
文章平均质量分 83
GY-赵
这个作者很懒,什么都没留下…
展开
-
cadence allegro 17.2 design outline的使用问题
17.2中使用designe outline 代替outline,放置电路板外观,及Design Outline,这个和17.2之前的版本不一样,不能使用画线的方式添加Designe Outline,因为画线时在Board Geometry类中并未能找到Design Outline或Cutout子类。只能通过添加shape的方式添加。当使用outline时,会提示你推荐优先使用de......转载 2020-03-12 15:29:22 · 11116 阅读 · 0 评论 -
cadence基础知识
1.Mask layers : 阻焊层分为sold Mask和paste Mask ,一般称为绿油层和钢网层。注意Solder mask出负片 ,即设计图纸上绘制图形的地方实际生产时是没有绿油的。Paste mask出正片,设计图纸上有电路的地方会有锡膏。2.贴片焊盘设计时,只需要关注Begin layer regular pad ,以及solder mask 、paste mask,通孔...原创 2020-03-11 19:17:23 · 1926 阅读 · 0 评论