xiashaung的博客

原创 学习《Verilog HDL数字设计与综合》笔记 第九章实用建模技术

1）过程赋值将值付给寄存器并保存，过程连续赋值可以有限时间内将表达式的值连续地加到寄存器或线网。 关键字assign和deassign表示第一类过程连续赋值语句。其左边智能是寄存器或一个拼接的寄存器组，不能是线网。可以改写常用的过程赋值的结果，只用于受控制的一段时间。 例如 //具有异步复位端，由下降沿出发的D触发器 module edge_dff(q,qbar,d,clk,reset)