- 博客(5)
- 收藏
- 关注
RSS订阅原创 FPGA通用FIFO设计
本文给出的fifo具有通用性，适用于各行各业，各种场景。其关键点在于如何实现输入输出位宽不一致，如何处理深度不是2的幂的情况，实现溢出警告处理，数据指针功能，first word full through功能。
2024-02-26 17:05:05
976
1
原创 基于FPGA的求模运算器
这种可以理解为需要通过多次旋转，将该向量旋转至x轴上，即y0 = 0，此时旋转过的角度即为向量角度，x最终坐标即为向量的长度。假如系统为了提高运算精度，在迭代的时候将运算数据小数位扩展到50位，整数位不变，则迭代收敛后，所得出来的数据62位宽，50位小数。，旋转模式是给定旋转角，计算旋转后的坐标，而向量模式相当于旋转模式的变体（倒推得到），根据旋转后的坐标，得到向量的角度和模值。从图上看，给的输入信号是3和4，计算出来的模长是5，非常精确，收敛速度也非常快，在第5个cycle时候已经达到4.996了。
2024-01-19 09:00:00
1536
1
原创 芯片低功耗设计调研
整个芯片的功耗源大致可以分为静态功耗和动态功耗两种，静态功耗是指芯片没有发生状态转换时产生的功耗，主要由电路中晶体管的漏电流所导致，动态功耗是指芯片发生状态翻转时产生的功耗，主要分为短路功耗和翻转功耗，短路功耗指芯片发生状态转换的瞬间，P管和N管同时导通产生短路电流所引起的功耗，翻转功耗指芯片在“0”，“1”两种逻辑状态之间相互转化的过程中产生的功耗。
2024-01-17 13:48:50
1812
原创 AXI PIPELINE设计
在做axi总线开发的时候，主从机之间的一些控制信号需要经过多重逻辑处理，往往这些关键信号需要都是双向握手，无法直接插入寄存器，否则就会引起握手信号时序延迟，导致数据丢失。本章重点讨论了如何在axi总线上增加pipeline，使得AXI总线时序性能得到提升的同时也满足了axi的控制协议对时序的要求
2024-01-17 10:44:53
1096
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人