1. GPIO内部电路图
1.根据设备原理图查看IO外部引脚连接电路,闲置状态为低电平时,设置为下拉输入;闲置状态为高电平时,设置为上拉输入;闲置状态为悬空时设置为模拟输入;输出引脚根据功能需要设置就行
原因:当IO通过外围电路电阻接地被拉低时,如果设置为上拉输入,则在芯片内部的上拉电阻和外围的下拉电阻构成回路,电流损耗取决于这两个电阻;当IO通过外围电路电阻接电源被拉高时,则在芯片内部的下拉电阻和外围的上拉电阻构成回路,电流损耗也取决于这两个电阻;当悬空时,斯密特触发器是打开的,要判断输入的是高电平还是低电平,需要一点电流损耗,但是设备模拟输入,这个触发器是关闭的
---------------------
假设你的这个GPIO正常工作时是输出高电平,如果这个引脚的外围电路有到地,那么芯片内部输出驱动电路的VDD就会通过PMOS管构成回路造成一定的电流损耗。你设置为模拟输入,这时候输入驱动的上拉下拉控制开关on/off就都是打开的,TTL施密特触发器也是关闭的,这样就不会有电流损耗了