Timequest Timing Analyzer进行时序分析(一)
一、概述
用Altera的话来说,TimeQuest Timing Analyzer是一个功能强大的,ASIC-style的时序分析工具。采用工业标准--SDC(synopsys design contraints)--的约束、分析和报告方法来验证你的设计是否满足时序设计的要求。本文中,将采用一个DAC7512控制器的verilog设计作为例子,详细讲解如何使用TimeQuest进行
转载
2016-12-14 15:52:41 ·
3062 阅读 ·
0 评论