Never Give Up

原创 ubuntu22已换源报错Failed to fetch https-xxx-libglib2.0-dev 404

问题原因解决方法Ubuntu 版本过旧，APT 源失效切换源到想临时安装缺失包手动下载.deb包长期开发需求升级到 Ubuntu 20.04 / 22.04 LTS操作命令清除缓存并刷新源切回官方源修改用安装依赖如果你愿意，我可以给你一键修复的脚本，自动清缓存、换源并尝试重新安装依赖。是否需要？

原创 模拟电路版图工具PK: LAYGO2,BERKELEY BAG2, ALIGN, MAGICAL（包括维护时间）

工具名简介定位LAYGO2Python构建的模拟电路布局生成工具，继承自LAYGO，支持规则驱动和模块化设计。自定义程度高，适合结构对称电路（如OTA, Comparator）BAG2由Berkeley开发，用于结构驱动的电路设计，集成版图自动生成与电路验证。全流程EDA框架，面向学术研究与工业实践ALIGNDARPA IDEA项目产物，基于电路拓扑的层次化布局生成工具。面向自动布局研究，强调电路感知与层次结构MAGICAL由Stanford开发，专为FinFET技术设计的全自动模拟电路布局工具。

原创 NewMaxx‘s SSD Page 非常简单的介绍

NewMaxx’s SSD Page 是一个专注于固态硬盘（SSD）技术的综合性资源网站，网址为 borecraft.com。​该网站由 NewMaxx 运营，旨在为用户提供详尽的 SSD 相关信息，涵盖从基础知识到最新行业动态的广泛内容。在查ucie时候找到页面，感觉相当专业。

原创 【chatgpt】负slack和插入buffer

slack时间预算（允许的最大时间）−实际信号到达时间。

原创 快速计算晶体管数量 poly over active

晶体管数量 ≈ Poly 与 Active 层的交叉点个数 - Dummy 数量这种方法简单快速，适用于初步评估布局规模、估算电路复杂度、验证晶体管数是否与设计一致等任务。如你有具体版图文件，我可以帮助你写脚本自动统计交叉点。是否需要进一步协助？

原创 【chatgpt】Benchmark ami33

是在 VLSI 物理设计研究中常用的一个，主要用于评估，特别是在任务中。

原创 模拟电路自动布局工具 magical vs align

MAGICAL 优势。

原创 为什么版图中可以有多个contact cut

原因作用多个 contact cut降低电阻，提升电流承载，增强可靠性，提升良率如你有具体 layout 图，我也可以帮你标出 contact 分布、说明使用是否合理。是否需要进一步图示说明？

原创 【chatgpt】几种3D堆叠结构

架构类型关键特性成本性能灵活性SoC单大芯片✅低⚠️受限❌差2.5D多Chiplet并排⚖️中✅中高✅中L3D垂直堆叠⚠️较高✅高⚠️中S3D多个小3D堆叠❌最高✅最高✅最优这张图强调的是——如何在性能、成本和封装复杂度之间做平衡选择，是现代Chiplet系统设计中的关键课题。

原创 【chatgpt】D2D结构

如何在多个chiplet之间进行物理和逻辑连接。封装层级中bump的功能分类（供电、接地、通信）以及空间分布规则。这段文字主要描述了芯粒（chiplet）之间的D2D通信连接机制，并提到了UCIe封装标准中的bump布局。D2D通信架构通过蓝色bump形成Tx/Rx对，构建数据传输通道（lane）。UCIe标准定义了这些bump在封装层的排布方式和信号职责。为了支持复杂系统中的多芯粒互联，可能需要引入，这会带来一些额外的延迟和成本，但有助于更灵活的架构设计。

原创 【chatgpt读论文】ePlace

电势能 UU∑ijqiqj∣∣ri−rj∣∣Uij∑​∣∣ri​−rj​∣∣qi​qj​​布局优化目标min⁡rWirelengthλ⋅U\min_{r} \;rmin​Wirelengthλ⋅UWirelength：布线代价（如HPWL）。U：电势能，密度均衡。λ：权重系数。➡️引入FFT = 将密度卷积 → 频域乘法➡️。

原创 Chiplet BEOL含义简单理解 - Holistic Chiplet–Package Co-Optimization for Agile Custom 2.5-D Design

✅ Chiplet Back-End-Of-Line (BEOL) Routing Layers 含义简单理解：BEOL（后端工艺层）是指芯片制造工艺中，从金属层互连（Metal Layers）开始，到封装前的所有工艺步骤。➡️ 通常包括：在**Chiplet（芯粒）**的上下文中，BEOL Routing Layers 特指：➡️ 芯粒内部最上方的金属层互连结构，用于：想象一个多层蛋糕，BEOL就是蛋糕的顶层装饰，上面铺满了“电线网格”（金属线），连接着蛋糕内的每一层，最后这些线从蛋糕表面延伸出来，去和其

原创 【chatgpt读论文】ATPlace2.5D

ATPlace2.5D: Analytical Thermal-Aware Chiplet Placement Framework for Large-Scale 2.5D-IC》是一篇发表于ICCAD 2024的研究论文，旨在解决大规模2.5D集成电路（2.5D-IC）中芯粒（chiplet）布局的热感知优化问题。

原创 为什么在超图划分（Hypergraph Partitioning）中注重最小化超边割（Minimizing Hyperedge Cuts）

超边割（Hyperedge Cut）

原创 【chatgpt读论文】Multilevel k-way Hypergraph Partitioning

✅是一类经典的图划分（Graph Partitioning）方法，广泛应用于VLSI物理设计、并行计算负载平衡等领域。你说的文章可能是指**“Multilevel k-way Hypergraph Partitioning”**，核心思想由提出，并实现在知名的开源工具中，成为超图划分领域的经典方法。

原创 Hard IP vs Soft IP

✅。

原创 OpenTimer vs OpenSTA

✅。

原创 简单形象介绍一下monolithic systems

也叫单片系统，是一种**“一体化”设计**的系统，所有的功能模块都被“封装”在同一个大芯片或平台上。

原创 【chatgpt读论文】TAP-2.5D

TAP-2.5D: A Thermally-Aware Chiplet Placement Methodology for 2.5D Systems》是一篇发表于 DATE 2021 的论文，旨在解决异构 2.5D 系统中由于芯粒（chiplet）紧密布局导致的热管理挑战。该论文提出了 TAP-2.5D 方法，通过在芯粒之间策略性地插入间距，实现热优化和布线长度的权衡，从而提高系统的热设计功耗（TDP）上限，提升整体性能。TAP-2.5D 是首个开源的热感知芯粒布局方法，专为异构 2.5D 系统设计。

原创 spectre运行报错找不到/lib/cpp

你正在运行的具体命令（例如报错的完整信息系统版本（我可以进一步帮助你定位。

原创 cadence官方下载

原创 ./lmhostid: /lib64/ld-lsb-x86-64.so.3: bad ELF interpreter: No such file or directory 问题

问题原因解决方案缺少 LSB 运行库安装（CentOS）或lsb-core（Ubuntu）工具无法启动动态链接器缺失装好后立即生效我可以帮你给出对应发行版的精确安装命令。是否还需要帮你生成一键安装并运行lmhostid的脚本？

原创 【解决】centos无法识别ntfs格式移动硬盘

在 CentOS 系统中默认不支持 NTFS 文件系统，因此当你插入一个 NTFS 格式的移动硬盘时，它可能无法自动识别或挂载。如你提供具体 CentOS 版本（如 7、8 或 Stream 9）、移动硬盘设备名或错误信息，我可以给出更精确的帮助。需要我生成挂载脚本也可以告诉我。CentOS 默认没有安装对 NTFS 的支持，需要安装。如果一切顺利，你现在就可以访问 NTFS 移动硬盘内容了。例如，你可能看到一个设备名为。默认挂载可能限制权限，可加上。，请重新检查是否安装成功。，表示 NTFS 分区。

原创 换源 - 切换 CentOS 7 repo 到阿里云镜像

是否需要我生成一个.sh脚本来自动完成上述换源操作？你只需执行一次即可永久修复 Yum。

原创 Cadence Virtuoso + Spectre + ADE 仿真状态文件（state）仍绑定旧 schematic

步骤操作建议确保仿真器顶层绑定正确使用确认不要直接复制仿真状态文件使用 ADE 中重新创建删除旧的spectre/或psf/文件夹避免旧路径残留避免通过物理文件复制 cellview推荐用 Library Manager 工具栏中的“copy cell”或 skill 工具复制如果你希望我帮你检查文件是否还残留旧的绑定信息，你可以贴出其中的input.scs或netlist部分，我可以帮你分析并改正路径引用。这是一个在使用过程中经常遇到的问题，涉及到。

原创 Cadence Virtuoso ADE-L 中使用 Annotate ＞ DC Node Voltages 和 DC Operating Points

特性显示对象节点（net）器件（transistor、电阻等）数据类型电压值（V）工作状态、电流、电导等注释位置连线上器件框图上用途检查偏置、电平分析器件是否正常工作。

原创 Cadence Virtuoso ADE-L 中使用 Annotate 和 print

将仿真的结果值（如电压、电流、工作状态）直接显示在原理图上的相关电路对象（net、器件）旁边，称为“注释”。将仿真的原始数据结果（如工作点、电压、电流等）以文本形式输出到 ADE 的终端窗口或.out文件中，便于查看、筛选或记录。

原创 Cadence Virtuoso ADE-L 中使用 Annotate ＞ DC Node Voltages 在原理图上不显示各个节点电压

操作是否正确说明点击电阻或器件本体❌ 不正确会报错点击器件引脚❌ 不推荐有时会误判点击连线（net）✅ 正确显示该节点电压不点任何对象✅ 自动注释全图附上无用的建议在中使用后，若原理图上没有显示节点电压（即使像 GND 也不显示为 0V），通常是由以下几类问题引起的。下面是详细原因分析与解决方法。步骤操作✅ 确认是 DC 仿真类型中选择dc并仿真✅ 确保仿真状态绑定到当前 schematic中检查 cell 绑定✅ 每次修改后重新 netlist 和仿真和。

原创 我读我自己——如何使用 GPT 阅读论文：以《Attention Is All You Need》为例

使用 GPT（如 ChatGPT）阅读和理解论文，您可以采用以下步骤，以经典论文《Attention Is All You Need》为例。这篇论文由 Vaswani 等人于 2017 年提出，开创了 Transformer 模型，是现代自然语言处理的基础。通过使用 GPT 分段阅读和解释论文，您可以快速掌握论文的核心内容，特别是像《Attention Is All You Need》这种经典论文。GPT 可以帮助您快速理解复杂概念，并在有疑问时进行快速解释。

原创 EDA工具什么是 OA（OpenAccess）版本

是一套由Si2（Silicon Integration Initiative）开发的、被多个EDA厂商共同支持的数据库接口标准电路原理图（schematic）版图（layout）仿真模型（netlist）PDK 工艺库支持物理/逻辑层连接信息OA 版本是所有支持 OpenAccess 工具共用的设计数据库接口版本，就像是“共享的操作系统内核”。不同版本工具如果 OA 不兼容，将导致数据无法识别或 GUI 报错。

原创 如何将LaTeX中algorithm转为算法

usepackage[UTF8]{ctex} % 中文支持\usepackage{algpseudocode} % 或 algorithmic\usepackage{caption} % 控制标题格式\floatname{algorithm}{算法} % 替换标题名“Algorithm”为“算法”\captionsetup[algorithm]{labelsep=zhcolon} % 设置为中文冒号（关键）其中，就是你要的中文格式冒号。即可实现全局自动中文冒号，无需手动在每个\caption里加。

原创 报错 ! LaTeX Error: Command \algorithmic already defined.

说明这个命令被重复定义了，通常是因为你同时加载了两个定义类似命令的宏包。

原创 latex中数学格式 \mu 不能放在 \text{} 中

写法是否推荐原因❌ 报错\mu 是数学命令，text{} 不识别✅ 推荐数学模式混合文本最安全✅ 最推荐自动、标准、专业📌 如果你正在写技术论文、期刊投稿等，建议统一用siunitx。我也可以帮你把整段单位格式标准化处理。需要我演示一下吗？

原创 latex中慎用下划线_导致编译报错和出现方块

【代码】latex中慎用下划线_导致编译报错和出现方块。

原创 如何理解 Covector 和坐标轴格子之间的关系

Covector（共变向量）与坐标轴格子的关系主要体现在它们如何。是常数），这就定义了一组平行线（等值线），这些平行线。从几何角度来看，Covector。，形成一系列“等高线”或“格子”。给定一个 Covector。

原创 如何理解“向量越长，平行线越密”

观看视频的思考：The deeper meaning of matrix transpose对比(2,3)和(4,6)我们用一个具体的数学例子来说明。假设有一个 Covector（共变向量）abaxbyC其中C是常数，代表不同的平行线。ω232x3yC2x3yC1​2x3yC2​要计算它们之间的，我们用da2b2​∣C2​−C1​∣​代入a2b3d2232​∣C2​−C1​。

原创 DiffPool（Differentiable Pooling）数学公式解析

DiffPool（Differentiable Pooling）是一种。DiffPool 的目标是。，可以端到端地训练。

原创 PCIe 转 SATA 的速率分配

主板 SATA 端口有限时，可扩展更多 SATA 硬盘或 SSD。提供额外的 SATA 接口，让计算机能够连接更多的存储设备。如果你要扩展多个 SATA SSD，建议选择。：部分 PCIe 转 SATA 扩展卡使用。如果你只是想在台式机里多装几块硬盘，一个。PCIe 转 SATA 设备允许你在。添加额外的 SATA 设备（如。PCIe 转 SATA 设备的。的用户（如 HDD/SSD）是一种用于在计算机中通过。，需要 RAID 管理存储。，主板 SATA 口不够用。总线，提供更高带宽。

原创 高速带宽除了 PCIe 和 HBM，还有哪些

在高性能计算（HPC）、深度学习训练、大规模分布式计算等领域，，还包括多个专门用于芯片间或设备间通信的技术。

原创 寒武纪在大规模 AI 训练市场的不足

任务中，单个计算芯片无法承载完整模型，需要。