- 博客(7)
- 收藏
- 关注
原创 BRD文件转AD文件
alg文件是以ASCII码格式存储的文件。因为.brd格式导入 与使用的allegro软件版本 和AD版本有关系~~~如果你的allegro版本很高(比如楼主用的是17.4)但是恰好AD版本不是最新的(比如AD17)就可能导致转换失败。所以研究了一下如何将allegro的.brd格式转换成.pcbdoc文件,找了很多资料,结果就是。① 将AD的/system文件夹下的Allegro2Altium.bat文件及AllegroExportViews.txt 复制到与xxx.brd文件相同路径的文件下。
2024-07-24 08:58:08 893
原创 一文详解LVDS低电压差分信号
HDMI(TMDS)、USB与SATA使用的电平标准与LVDS很相似,但从其规范来看并不是标准的LVDS(它们也是“低电压差分信号”,但不是我们这里所说的LVDS),不能认为是同一种电平标准(就如同我们不能认为5V TTL电平标准与5V CMOS电平标准是相同的,尽管看起来。很遗憾地告诉大家,以上几种接口的差分信号线使用的都不是严格意义上的LVDS电平标准(但很多基础概念都是相通的),换言之,不是所有的差分信号线都是LVDS电平标准,使用差分信号线进行数据传输的具体电平有很多种,LVDS只是其中之一。
2024-01-04 16:30:04 1770 2
原创 为什么把系统带宽定义为-3dB?
简单来说,比如一个系统-3dB的带宽是1Khz,那么只要系统输入信号小于1Khz,系统都能正常输出;下图是一个一阶RC低通滤波器,截止频率Fc=1/(2πRC)=1Khz,也就是说输入1V的1Khz的信号,输出是0.707V&1Khz的信号。G=-3dB时,A=0.707,换句话说,我们把系统放大倍数降低到0.707时的频点,定义为系统的带宽,如下图所示。对于我们常说的电路带宽或系统带宽,指的是增益为-3dB时的频率点,为什么选-3dB呢?Po是输出功率,Pi是输入功率,Ap是功率放大倍数
2023-11-28 10:52:38 241
原创 频率和相位有什么关系
离起跑点的圆弧距离是运动位置与起跑点所夹圆心角的函数,这个夹角就是相位,而一定时间所跑圈数是频率,如果两人速度相同(即频率相同),则两人之间的距离是始终不变的,也就是相位差是一定的,频率和相位,一开始都是周期信号的属性,频率是单位时间内的周期数,初相位指周期信号相对所选时间原点的位置,瞬时相位则是指周期信号在任一时刻“走到了一个周期中的哪一步”。锁相环的工作原理,表面看是用鉴相器的输出控制VCO的频率,但实际是通过瞬时频率的积分达到相位控制,最终使反馈到鉴相器的瞬时相位与输入的瞬时相位之差趋于零。
2023-11-08 22:24:59 656 1
原创 硬件PCB Layout布局布线Checklist检查表(通用版)
按部位分类 技术规范内容 1 PCB布线与布局 PCB布线与布局隔离准则:强弱电流隔离、大小电压隔离,高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离,分界标准为相差一个数量级。隔离方法包括:空间远离、地线隔开。 2 PCB布线与布局 晶振要尽量靠近IC,且布线要较粗 3 PCB布线与布局 晶振外壳接地 4 PCB布线与布局 时钟布线经连接器输出时,连接器上的插针要在时钟线插针周围布满接地插针 5 PCB布线与布局
2023-08-05 21:33:05 1330
原创 硬件原理图Checklist检查表(通用版)
类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题。 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视。 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录。 检视规则 正式版本的原理图在投板前需要经过经理的审判。 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应。 单网络 原理图中所有单网络需要做一一确认。 空网络 原理图中所有空网络需要做
2023-08-05 21:30:36 1232 1
原创 AD超级库,包含原理图库,PCB封装库,SCH3D库,建库教程
链接:https://pan.baidu.com/s/1xOZjASr9wg_LKwzhzUtW7w。最常用的SCH/PCB封装库、常用3D模型基本都能找到!
2023-01-11 21:00:21 3910
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人